[發(fā)明專利]半導(dǎo)體器件的制備方法有效
| 申請(qǐng)?zhí)枺?/td> | 201611076310.7 | 申請(qǐng)日: | 2016-11-29 |
| 公開(公告)號(hào): | CN108122822B | 公開(公告)日: | 2021-04-23 |
| 發(fā)明(設(shè)計(jì))人: | 蔣會(huì)賓;莫福成;張世謀 | 申請(qǐng)(專利權(quán))人: | 中芯國(guó)際集成電路制造(上海)有限公司;中芯國(guó)際集成電路制造(北京)有限公司 |
| 主分類號(hào): | H01L21/768 | 分類號(hào): | H01L21/768 |
| 代理公司: | 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237 | 代理人: | 屈蘅;李時(shí)云 |
| 地址: | 201203 *** | 國(guó)省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 半導(dǎo)體器件 制備 方法 | ||
本發(fā)明提供一種半導(dǎo)體器件的制備方法,包括:提供半導(dǎo)體襯底,在所述半導(dǎo)體襯底表面自下至上依次形成第一多晶硅層及第一介質(zhì)層;刻蝕所述第一介質(zhì)層及第一多晶硅層,形成暴露出所述半導(dǎo)體襯底的溝槽;在所述溝槽中形成填充結(jié)構(gòu);在所述第一介質(zhì)層及所述填充結(jié)構(gòu)上形成第二多晶硅;刻蝕所述第二多晶硅層,暴露出所述填充結(jié)構(gòu)及所述填充結(jié)構(gòu)周圍的部分所述第一介質(zhì)層;去除所述填充結(jié)構(gòu)。本發(fā)明中,避免刻蝕第二多晶硅層過程中形成殘留,防止第一多晶硅層與第二多晶硅層短接,改善器件性能,提高良率。
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體集成電路制造技術(shù)領(lǐng)域,尤其涉及一種半導(dǎo)體器件的制備方法。
背景技術(shù)
隨著半導(dǎo)體技術(shù)的不斷發(fā)展,半導(dǎo)體器件的關(guān)鍵尺寸不斷減小。因此現(xiàn)有技術(shù)中已采用雙層多晶硅制備的互連器件,使得器件的面積不斷減小。
現(xiàn)有的雙層多晶硅工藝中,在襯底上形成第一多晶硅層,并刻蝕第一多晶硅層形成溝槽,之后,在襯底表面形成第二多晶硅層,將溝槽中的第二多晶硅層去除。然而,由于第二多晶硅在溝槽出形成臺(tái)階,使得在去除溝槽中的第二多晶硅時(shí),溝槽中形成第二多晶硅的殘留。
發(fā)明內(nèi)容
本發(fā)明的目的在于提供的半導(dǎo)體器件的制備方法,解決現(xiàn)有技術(shù)中第二多晶硅層形成殘留的技術(shù)問題。
為解決上述技術(shù)問題,本發(fā)明提供一種半導(dǎo)體器件的制備方法,包括:
提供半導(dǎo)體襯底,在所述半導(dǎo)體襯底表面自下至上依次形成第一多晶硅層及第一介質(zhì)層;
刻蝕所述第一介質(zhì)層及第一多晶硅層,形成暴露出所述半導(dǎo)體襯底的溝槽;
在所述溝槽中形成填充結(jié)構(gòu);
在所述第一介質(zhì)層及所述填充結(jié)構(gòu)上形成第二多晶硅;
刻蝕所述第二多晶硅層,暴露出所述填充結(jié)構(gòu)及所述填充結(jié)構(gòu)周圍的部分所述第一介質(zhì)層;
去除所述填充結(jié)構(gòu)。
可選的,形成所述填充結(jié)構(gòu)的步驟包括:
形成一填充層,所述填充層完全填充所述溝槽,并覆蓋所述第一介質(zhì)層;
化學(xué)機(jī)械研磨所述填充層,去除所述第一介質(zhì)層上的所述填充層,形成所述填充結(jié)構(gòu),且所述填充結(jié)構(gòu)與所述第一介質(zhì)層之間形成平坦的表面。
可選的,采用化學(xué)氣相沉積工藝形成所述填充層,所述填充層的材料為二氧化硅。
可選的,所述第一多晶硅層的厚度為
可選的,所述第一介質(zhì)層包括自下至上依次層疊的一氧化硅層和一氮化硅層。
可選的,所述氧化硅層的厚度為所述氮化硅層的厚度為
可選的,所述覆蓋層的材料為硅化鎢。
可選的,所述覆蓋層的厚度為
可選的,所述第二多晶硅層的厚度為
可選的,所述第二介質(zhì)層的材料為正硅酸乙酯,所述第二介質(zhì)層的厚度為
可選的,還包括:自下而上依次在所述第一介質(zhì)層與所述第二多晶硅層之間形成第二介質(zhì)層和覆蓋層。
可選的,刻蝕所述第二介質(zhì)層、所述覆蓋層及所述第二多晶硅層的步驟包括:
形成第一圖案化的光阻,所述第一圖案化的光阻覆蓋部分所述第二介質(zhì)層;
以所述第一圖案化的光阻為掩膜,采用等離子體刻蝕工藝刻蝕所述第二介質(zhì)層、所述覆蓋層及所述第二多晶硅層,暴露出所述填充結(jié)構(gòu)及所述填充結(jié)構(gòu)周圍的部分所述第一介質(zhì)層。
可選的,去除所述填充結(jié)構(gòu)的步驟包括:
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國(guó)際集成電路制造(上海)有限公司;中芯國(guó)際集成電路制造(北京)有限公司,未經(jīng)中芯國(guó)際集成電路制造(上海)有限公司;中芯國(guó)際集成電路制造(北京)有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201611076310.7/2.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 一種數(shù)據(jù)庫(kù)讀寫分離的方法和裝置
- 一種手機(jī)動(dòng)漫人物及背景創(chuàng)作方法
- 一種通訊綜合測(cè)試終端的測(cè)試方法
- 一種服裝用人體測(cè)量基準(zhǔn)點(diǎn)的獲取方法
- 系統(tǒng)升級(jí)方法及裝置
- 用于虛擬和接口方法調(diào)用的裝置和方法
- 線程狀態(tài)監(jiān)控方法、裝置、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)
- 一種JAVA智能卡及其虛擬機(jī)組件優(yōu)化方法
- 檢測(cè)程序中方法耗時(shí)的方法、裝置及存儲(chǔ)介質(zhì)
- 函數(shù)的執(zhí)行方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)





