[發(fā)明專利]一種基于部分掃描的集成電路故障注入攻擊模擬方法

有效

• 申請?zhí)枺?/td>: 201611074022.8
• 申請日: 2016-11-29
• 公開（公告）號: CN106771962B
• 公開（公告）日: 2019-07-19
• 發(fā)明（設計）人: 徐松;劉強;李濤
• 申請（專利權）人: 天津大學
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 天津市北洋有限責任專利代理事務所 12201
• 代理人: 吳學穎

1.一種基于部分掃描的集成電路故障注入攻擊模擬方法，其特征在于，包括以下步驟：

(1)提取故障注入的目標寄存器：將待測電路設計源碼綜合成原始網表，設置故障注入的目標變量，提取故障注入的目標寄存器；

(2)部分掃描插入：從原始網表中選取部分寄存器作為掃描寄存器，在原始網表中插入掃描鏈和故障注入控制模塊生成新網表；

(3)故障向量生成：按最小邏輯距離對原始網表中的寄存器進行分組，對原始網表進行軟件仿真，得到各組的寄存器數值向量，根據故障類型，重新計算目標寄存器的值，更新各組的寄存器數值向量，通過原始網表和逆推算法，利用各組的寄存器數值向量，逆推得到各組的掃描寄存器數值向量和對應的時鐘周期數；若逆推失敗則重復上述步驟(2)和(3)，若逆推成功則得到多組由掃描寄存器數值向量和時鐘周期數構成的故障向量；

(4)故障注入和仿真：故障注入控制模塊向待測電路提供輸入向量，運行待測電路直至注入故障的時刻，將待測電路由正常模式切換至掃描模式，從組號最大的故障向量開始，依次掃入掃描寄存器并運行相應的時鐘周期，操作完成后則將待測電路切換至正常模式，繼續(xù)運行待測電路，收集待測電路的輸出數據；

(5)安全評估：對收集到的待測電路的輸出數據進行分析，評估待測電路的抗故障注入攻擊能力。

2.根據權利要求1所述的一種基于部分掃描的集成電路故障注入攻擊模擬方法，其特征在于，所述步驟(2)利用啟發(fā)式算法從原始網表中選取部分寄存器作為掃描寄存器。

3.根據權利要求1所述的一種基于部分掃描的集成電路故障注入攻擊模擬方法，其特征在于，所述步驟(3)最小邏輯距離定義為一個寄存器A到它的扇入掃描寄存器/基本輸入端口的所有通路中包含寄存器A在內的寄存器個數的最小值，規(guī)定寄存器A到自身的最小邏輯距離為零。