[發(fā)明專利]用于導(dǎo)電性的電磁兼容晶片

有效

• 申請?zhí)枺?/td>: 201611066210.6
• 申請日: 2013-12-20
• 公開（公告）號: CN106653726B
• 公開（公告）日: 2019-10-29
• 發(fā)明（設(shè)計(jì)）人: 陳勇仁;丁一權(quán);黃敏龍
• 申請（專利權(quán)）人: 日月光半導(dǎo)體制造股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/538;H01L21/48;H01L21/768
• 代理公司: 北京律盟知識產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 蕭輔寬

根據(jù)本發(fā)明，提供一種半導(dǎo)體裝置，其包括：半導(dǎo)體裸片或芯片；封裝主體；以及封裝主體穿導(dǎo)孔。所述半導(dǎo)體芯片包含多個導(dǎo)電接墊。所述封裝主體封裝所述半導(dǎo)體芯片的側(cè)壁，且具有形成于所述封裝主體中的具有側(cè)壁的至少一個孔，所述側(cè)壁具有規(guī)定的第一表面粗糙度值。所述封裝主體穿導(dǎo)孔位于所述封裝主體的所述孔中，且包括電介質(zhì)材料和至少一個導(dǎo)電互連金屬。所述電介質(zhì)材料位于所述孔的所述側(cè)壁上，且界定具有側(cè)壁的至少一個孔洞，所述側(cè)壁具有小于所述第一表面粗糙度值的第二表面粗糙度值。所述互連金屬安置于所述孔洞中。

本申請是申請日為2013年12月20日、申請?zhí)枮椤?01310712235.9”、發(fā)明名稱為“用于導(dǎo)電性的電磁兼容晶片”的發(fā)明專利申請的分案申請。

技術(shù)領(lǐng)域

本發(fā)明大體上涉及半導(dǎo)體裝置，且更具體來說，涉及一種半導(dǎo)體封裝及其對應(yīng)制造工藝。

背景技術(shù)

電氣領(lǐng)域中，常規(guī)扇出型(fan-out)半導(dǎo)體封裝通常包括形成于所述封裝的封裝主體內(nèi)的至少一個導(dǎo)通孔。在這些半導(dǎo)體封裝的制造工藝中，經(jīng)由使用激光對封裝的封裝主體進(jìn)行鉆孔以在其中形成至少一個導(dǎo)孔。接著電鍍并且用導(dǎo)電金屬填充此導(dǎo)孔以便形成導(dǎo)通孔。在常規(guī)扇出型半導(dǎo)體封裝中，封裝主體為包含環(huán)氧樹脂和二氧化硅(SiO2)填料的復(fù)合材料。因?yàn)榄h(huán)氧樹脂和二氧化硅填料的激光可吸收特性不同且二氧化硅填料的大小通常在10μm到100μm的范圍內(nèi)變化，所以在完成前述激光鉆孔工藝后，導(dǎo)孔的側(cè)壁通常較難形成圓形，孔的側(cè)壁的表面粗糙度較高且孔的尺寸大于最佳尺寸。盡管使用高準(zhǔn)確度激光以用于鉆孔工藝，但這些特定缺點(diǎn)仍會出現(xiàn)。結(jié)果，在形成如上文所描述的導(dǎo)通孔的過程中，電鍍和后續(xù)填孔工藝為復(fù)雜且耗時的，因此增加相關(guān)成本且進(jìn)一步使得電鍍質(zhì)量難以控制。

更具體來說，在常規(guī)扇出型半導(dǎo)體封裝中，經(jīng)由使用濺鍍工藝來促進(jìn)導(dǎo)孔的電鍍。在濺鍍機(jī)器中，在大體上平行于孔的側(cè)壁的方向上進(jìn)入對應(yīng)導(dǎo)孔的方式從濺鍍機(jī)器噴灑電鍍材料。進(jìn)入孔的方向以及從濺鍍機(jī)器噴灑的電鍍材料的極小粒徑常常導(dǎo)致填料阻礙將電鍍層完全、均勻地涂覆到側(cè)壁上。就此來說，孔的側(cè)壁的表面粗糙度可由于此側(cè)壁部分地通過從環(huán)氧樹脂突出的填料的部分而界定。通常將電鍍層涂覆到所暴露填料面向?yàn)R鍍機(jī)器的頂側(cè)，而這些填料的對置底側(cè)常常不具有通過濺鍍工藝而涂覆到其上的電鍍層。結(jié)果，當(dāng)最終將例如銅的金屬填入到孔中以完成導(dǎo)通孔的形成時，此金屬材料將易于粘附到電鍍層，但將不易于粘附到側(cè)壁上未涂覆有電鍍層的區(qū)域(例如，填料的底側(cè))。缺乏粘附通常導(dǎo)致空隙的形成，此可損害通過導(dǎo)通孔界定的導(dǎo)電路徑的完整性。盡管可通過增加在濺鍍工藝中涂覆的材料的量(且因此增加完成濺鍍工藝所花費(fèi)的時間)來減少此不完全電鍍的可能性和因此形成的空隙，但如此一來會增加成本且降低生產(chǎn)力。

本發(fā)明通過提供一種半導(dǎo)體裝置及其對應(yīng)制造工藝來處理和克服這些缺點(diǎn)，其中所述半導(dǎo)體裝置包含通過具有不同性質(zhì)的若干材料共同地界定的至少一個導(dǎo)通孔，由此同時最優(yōu)化半導(dǎo)體裝置的可制造性和功能性。下文將更詳細(xì)地描述本發(fā)明的這些以及其它特征和優(yōu)點(diǎn)。

發(fā)明內(nèi)容

根據(jù)本發(fā)明的實(shí)施例，提供一種半導(dǎo)體裝置，其包括：半導(dǎo)體裸片或芯片；封裝主體；以及封裝主體穿導(dǎo)孔。所述芯片具有作用表面和位于鄰近所述作用表面的多個接墊。所述封裝主體封裝所述芯片的側(cè)壁，且具有形成于所述封裝主體中包含具有規(guī)定的第一表面粗糙度值的側(cè)壁的至少一個孔。所述封裝主體穿導(dǎo)孔位于所述封裝主體的所述孔中，且包括電介質(zhì)材料和至少一個導(dǎo)電互連金屬。所述電介質(zhì)材料位于所述孔的所述側(cè)壁上，且界定具有一側(cè)壁的至少一個孔洞，所述側(cè)壁具有第二表面粗糙度值。所述孔洞的所述側(cè)壁的所述第二表面粗糙度值小于所述孔的所述側(cè)壁的所述第一表面粗糙度值。所述互連金屬位于所述孔洞中。

根據(jù)本發(fā)明的另一實(shí)施例，所述半導(dǎo)體裝置還可包括經(jīng)圖案化導(dǎo)電層。所述經(jīng)圖案化導(dǎo)電層位于鄰近所述芯片的所述作用表面，且將所述芯片的所述接墊電連接到位于所述封裝主體的所述孔中的所述封裝主體穿導(dǎo)孔的所述互連金屬。另外，位于所述封裝主體中的所述孔的所述側(cè)壁上的所述電介質(zhì)材料的一部分可進(jìn)一步部分地覆蓋所述封裝主體的第一表面。