[發(fā)明專利]用于導電性的電磁兼容晶片

有效

• 申請?zhí)枺?/td>: 201611066210.6
• 申請日: 2013-12-20
• 公開（公告）號: CN106653726B
• 公開（公告）日: 2019-10-29
• 發(fā)明（設計）人: 陳勇仁;丁一權;黃敏龍
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/538;H01L21/48;H01L21/768
• 代理公司: 北京律盟知識產(chǎn)權代理有限責任公司 11287
• 代理人: 蕭輔寬

1.一種半導體裝置，其包括：

半導體芯片，其包含多個導電接墊；

封裝主體，其至少部分地封裝所述半導體芯片且具有頂表面及底表面，所述底表面和所述頂表面相對，所述半導體芯片的導電接墊突出所述封裝主體的頂表面，所述封裝主體為包含樹脂和填料的復合材料，所述封裝主體具有形成于其中的至少一個孔，所述至少一個孔界定孔側(cè)壁，其部分地由自所述樹脂突出且具有第一表面粗糙度值的所述填料的部分界定；

位于所述封裝主體的所述底表面上的導電層；以及

多個穿導孔，其在所述封裝主體中且電連接至所述導電層，所述穿導孔自所述導電層延伸且突出所述封裝主體的所述頂表面，所述穿導孔包括電介質(zhì)材料，其位于所述孔的所述孔側(cè)壁上且界定至少兩個孔洞，其中至少兩個穿導孔位于所述孔中，所述穿導孔中的每一者包括通過所述電介質(zhì)材料界定且各自具有孔洞側(cè)壁的至少兩個孔洞中的一個相應孔洞，所述孔洞側(cè)壁具有小于所述第一表面粗糙度值的第二表面粗糙度值。

2.根據(jù)權利要求1所述的半導體裝置，其中所述孔側(cè)壁的所述第一表面粗糙度值在從5μm到100μm的范圍中。

3.根據(jù)權利要求1所述的半導體裝置，其中所述孔洞側(cè)壁的所述第二表面粗糙度值在從2μm到20μm的范圍中。

4.根據(jù)權利要求1所述的半導體裝置，其中所述樹脂為環(huán)氧樹脂且所述填料為二氧化硅填料。

5.根據(jù)權利要求1所述的半導體裝置，其中所述穿導孔進一步包括：

種子層，其位于所述穿導孔的孔洞側(cè)壁上；以及

互連金屬，其位于所述孔洞內(nèi)和所述種子層的至少一部分上。

6.根據(jù)權利要求5所述的半導體裝置，其進一步包括導電層，所述導電層一體地連接到所述互連金屬且促進所述導電層到所述半導體芯片的所述接墊中的至少一者的電連接，所述導電層覆疊所述種子層的部分。

7.根據(jù)權利要求1所述的半導體裝置，其中：

所述孔側(cè)壁的所述第一表面粗糙度值在從5μm到100μm的范圍中；且

通過所述電介質(zhì)材料界定的所述孔洞中的每一者的所述孔洞側(cè)壁的所述第二表面粗糙度值在從2μm到20μm的范圍中。

8.一種半導體裝置，其包括：

半導體芯片，其包含多個導電接墊；

封裝主體，其至少部分地封裝所述半導體芯片且具有頂表面及底表面，所述底表面和所述頂表面相對，所述半導體芯片的導電接墊突出所述封裝主體的頂表面，所述封裝主體為包含樹脂和填料的復合材料，所述封裝主體具有形成于其中的多個孔，其中所述多個孔的每一者界定孔側(cè)壁，其部分地由自所述樹脂突出且具有第一表面粗糙度值的所述填料的部分界定；

位于所述封裝主體的所述底表面上的導電層；以及

多個穿導孔，其在所述封裝主體中且圍繞所述半導體芯片，所述穿導孔的每一者電連接至所述導電層且自所述導電層延伸且突出所述封裝主體的所述頂表面，至少兩個穿導孔位于所述多個孔的每一者中，其中所述穿導孔的每一者包括：

電介質(zhì)材料，位于所述多個孔的每一者中且界定位于所述電介質(zhì)材料中的所述穿導孔的每一者的穿導孔表面：

種子層，其位于所述穿導孔表面上；以及

互連金屬，其位于所述種子層的至少一部分上。

9.根據(jù)權利要求8所述的半導體裝置，其中：

所述穿導孔的每一者以一方式形成，其中通過所述穿導孔的一部分界定的規(guī)定穿導孔表面具有小于所述第一表面粗糙度值的第二表面粗糙度值，由此提升形成于所述穿導孔表面上的所述穿導孔的另一部分的電鍍質(zhì)量。

10.根據(jù)權利要求9所述的半導體裝置，其中所述孔側(cè)壁的所述第一表面粗糙度值在從5μm到100μm的范圍中。

11.根據(jù)權利要求9所述的半導體裝置，其中所述穿導孔表面的所述第二表面粗糙度值在從2μm到20μm的范圍中。