[發明專利]采用聚焦離子束的電路跟蹤

有效

• 申請號: 201611060195.4
• 申請日: 2014-04-23
• 公開（公告）號: CN106842001B
• 公開（公告）日: 2019-09-24
• 發明（設計）人: 克里斯·帕夫洛維奇;亞歷山大·索金;邁克爾·W·法納夫;亞歷山大·克里茨米爾;肯·G·拉加里克
• 申請（專利權）人: 泰科英賽科技有限公司
• 主分類號: G01R31/303
• 分類號: G01R31/303;H01L21/66
• 代理公司: 上海申新律師事務所 31272
• 代理人: 董科

用于通過采用聚焦離子束成像技術跟蹤在集成電路上的電子線路的方法和系統。在集成電路上的第一組件或節點被連接到一集成電路上的第二組件或節點。在一個外部偏壓被施加到所述第一組件或節點，一聚焦離子束被施加到所述集成電路，并且使用一個電子探測器采集圖像。連接到第二組件的，在集成電路上的特征或組件將會在結果圖像上產生高對比度。該方法還包括施加一個偏壓給一個節點或組件，并且隨后使用聚焦離子束技術(通過一電子探測器)以達成該集成電路的圖案。連接到該節點的組件會在結果圖像上呈現高對比度。

技術領域

本發明涉及一種電路跟蹤。更具體地說本發明涉及用于通過采用聚焦離子束跟蹤在集成電路上的電路連接來捕捉電路圖像的方法和系統。

背景技術

二十世紀晚期到二十一世紀早期的技術革命注重于企業的智慧。公司，尤其是那些從事高技術，試圖確定對手將把什么技術應用于他們的最新產品的公司。為此，集成電路，特別是高價值，切削刃的微芯片，不斷被進行反向工程，分析解剖，以確定它們的內部結構和互連是怎樣的。

目前，集成電路的解剖和分析涉及到一個艱苦的費力的過程。多層芯片的每一層都是仔細暴露，然后創建成像。產生馬賽克圖像并且，然后費力地追溯該痕跡，確定哪些特征與組件是互連的。可以想象，只是為了確保感興趣的特征被覆蓋，這種資源密集的過程導致錯誤的特征和可能不感興趣的區域被成像分析，

因此，需要一個系統，方法，和設備可以減少跟蹤集成電路上的電路和電子線路的互連所需要的精力。

發明內容

本發明提供用于通過采用聚焦離子束成像技術跟蹤在集成電路上的電子線路的方法和系統。在集成電路上的第一組件或節點被連接到在同一集成電路上的第二組件或節點。然后，一個外部偏壓被施加到所述第一組件或節點。一聚焦離子束被施加到所述集成電路，并且使用一個電子探測器采集圖像。在集成電路上的連接到第二組件的特征或組件將會在結果圖像上產生高對比度。該方法可以使用在迭代過程中，該迭代過程用以識別在集成電路上的哪個組件與哪個特征相連接。該方法還包括施加一個偏壓給一個節點或組件，并且隨后使用聚焦離子束成像技術(通過一電子探測器)以獲得該集成電路的圖案。連接到該被施加了偏壓的節點或組件的其他組件或節點會在結果圖像上呈現高對比度。

根據本發明的第一個方面，提供一種用于集成電路上的成像電路的方法，該方法包括：

a.將所述集成電路的第一零件連接到所述集成電路的第二零件；

b.施加一個偏壓到所述第一零件；

c.使所述集成電路暴露于一聚焦離子束下；以及

d.使用電子探測器采集集成電路的圖像；

其中，所述第一零件和所述第二零件不是通過所述集成電路連接的；和

其中，在步驟d采集的圖像具有至少一部分相對于圖像中的其余部分呈現高對比度，所述至少一部分是所述集成電路的一部分，該部分是連接到所述集成電路的所述第二零件。

根據本發明的第二個方面，提供一種用于跟蹤在一集成電路中的相互連接的方法，該方法包括：

a.移除所述集成電路的層以暴露所述集成電路的部件；

b.將所述集成電路的第一節點連接到所述集成電路的第二節點；

c.施加一個外部偏壓到所述第一節點；

d.使用聚焦離子束和電子探測器捕獲所述集成電路的至少一部分的圖像；

e.確定集成電路上的哪些組件在圖像上被標注為高對比度；

其中，在步驟b之前，所述第一節點和第二節點不通過所述集成電路彼此連接。

根據本發明的第三個方面，提供一種用于集成電路上的成像電路的方法，該方法包括：