[發明專利]晶片封裝體及其制造方法

在審

• 申請號: 201611053813.2
• 申請日: 2016-11-22
• 公開（公告）號: CN107039365A
• 公開（公告）日: 2017-08-11
• 發明（設計）人: 劉建宏
• 申請（專利權）人: 精材科技股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/488;H01L21/56;H01L21/60
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙)11277
• 代理人: 劉新宇

技術領域

本發明有關于一種晶片封裝技術，特別為有關于一種晶片封裝體及其制造方法。

背景技術

隨著電子或光電產品諸如數字相機、具有影像拍攝功能的手機、條碼掃瞄器(bar code reader)以及監視器需求的增加，半導體技術發展的相當快速，且半導體晶片的尺寸有微縮化(miniaturization)的趨勢，而其功能也變得更為復雜。

大多數的半導體晶片通常為了效能上的需求而置放于一密封的封裝體，其有助于操作上的穩定性。因此，晶片封裝制程是制造電子產品過程中的重要步驟。晶片封裝體除了將晶片保護于其中，使其免受外界環境污染外，還提供晶片內部電子元件與外界的電性連接通路。然而，由于電子或光電產品的功能復雜化，因此增加封裝體的制造困難度及/或可靠度。

圖1是繪示出一晶片封裝體10的剖面示意圖。晶片封裝體10的制作包括將一晶片100(例如，一感測晶片)裝設于一封裝基底200上。接著，進行打線制程，以將接線102電性連接于晶片100導電墊100a與封裝基底200的導電墊200a之間。之后，進行模塑制程以形成封裝層104，其密封封裝基底200、接線102及部分的晶片100而露出晶片100的感測區。最后，利用噴涂制程在封裝層104的表面及晶片100的感測區上形成一硬涂層106，以保護晶片100的感測區。

然而，由于封裝層104與晶片100之間形成高度落差(step height)，且硬涂層106的材料在固化以前具有流動性，因而造成硬涂層106的厚度不均而影響晶片封裝體10的裝置效能及可靠度。

因此，有必要尋求一種新穎的晶片封裝體及其制造方法，其能夠解決或改善上述的問題。

發明內容

本發明的實施例提供一種晶片封裝體的制造方法，包括：提供一裝置基底，其包括一感測裝置及露出于裝置基底的一表面的多個導電墊；于每一導電墊上對應形成一導電結構；于裝置基底的表面上覆蓋一硬涂層，且硬涂層完全覆蓋位于每一導電墊上的導電結構；以及對硬涂層進行薄化，以露出位于每一導電墊上的導電結構，且使硬涂層及位于每一導電墊上的導電結構具有實質上平坦且彼此切齊的表面。

本發明的另一實施例提供一種晶片封裝體，包括：一裝置基底，包括一感測裝置及露出于裝置基底的一表面的多個導電墊；一硬涂層，覆蓋裝置基底的表面，且具有分別露出導電墊的多個開口；以及多個導電結構，對應設置于開口內，且電性連接至導電墊，其中硬涂層及導電結構具有實質上平坦且彼此切齊的表面。

本發明不僅能夠維持或改善晶片封裝體的裝置效能及可靠度，還能夠簡化制程及降低制造成本，且有助于后續對晶片封裝體進行打線制程及模塑制程。

附圖說明

圖1是繪示出一晶片封裝體的剖面示意圖。

圖2A至2C是繪示出本發明一實施例的晶片封裝體的不同中間制造階段的剖面示意圖。

圖3A至3D是繪示出本發明另一實施例的晶片封裝體的不同中間制造階段的剖面示意圖。

其中，附圖中符號的簡單說明如下：

10、20、30：晶片封裝體；100：晶片；100a、200a、304、400a：導電墊；102、310：接線；104、312：封裝層；106、308：硬涂層；200：封裝基底；300：本體；301：感測裝置；302：金屬化層；303：裝置基底；306：光阻圖案層；306a：開口；307：導電結構；400：封裝基底。

具體實施方式

以下將詳細說明本發明實施例的制作與使用方式。然而應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論的特定實施例僅為制造與使用本發明的特定方式，非用以限制本發明的范圍。此外，在不同實施例中可能使用重復的標號或標示。這些重復僅為了簡單清楚地敘述本發明，不代表所討論的不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位于一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層的情形。