[發明專利]一種數據處理系統

在審

• 申請號: 201611051149.8
• 申請日: 2016-11-25
• 公開（公告）號: CN106844283A
• 公開（公告）日: 2017-06-13
• 發明（設計）人: 李燕芳
• 申請（專利權）人: 李燕芳
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 北京輕創知識產權代理有限公司11212
• 代理人: 楊立,周玉婷

技術領域

本發明涉及計算機數據處理領域，尤其涉及了一種數據處理系統。

背景技術

隨著系統的復雜化，系統中安裝的數據處理器和組件的數目越來越多。例如，在移動電話系統中，用于控制通信的基帶數據處理器具有受控軟件(應用程序和按鍵控制等)和硬件(RF電路的組件，LCD和存儲器等)。然而，隨著功能的多樣化，目前基帶處理器難以執行所有處理。在現有技術的PC系統中，通過提高數據處理器的運行頻率，已經解決了上述問題，但是近年來在電池驅動類型的移動終端中，不能簡單地以較高的頻率來改善性能，因為必須延長電池的使用壽命。

此外，本發明的發明人論述了最初在存儲器中存儲數據處理器的操作程序的技術。例如，在為存儲CPU的操作程序而在芯片上制作電可重編程閃存的微處理器中，通常例如通過使用諸如EPROM寫入器之類的寫入設備在制造階段寫入這種閃存的初始程序。然而，上述寫入操作非常復雜，并且需要很長時間，因為此類寫入操作伴隨有驗證處理和重寫處理。因此，寫入操作也被認為是增加數據處理器之制造成本的原因。

發明內容

本發明所要解決的技術問題是：寫入操作非常復雜，系統的功能消耗高，成本高。

為解決上面的技術問題，本發明提供了一種數據處理系統，該系統包括：

第一數據處理器、第二數據處理器、第一總線、第二總線及開關電路；

所述第一總線與第一數據處理器相連；第二總線與第二數據處理器相連的，其中所述的第二數據處理器一端與第一總線相連，而另一端與內部總線相連的第一外部接口電路相連；

開關電路，當第二數據處理器處于等待的時候，該開關電路閉合，第一接口外部電路一端連接第二總線；當第二數據處理器根據其操作狀態，控制開管電路的開關操作，當第二數據處理器處于等待時，第一數據處理器能夠通過開關電路訪問第二總線。

進一步，第二數據處理器處于等待期間，停止向第二數據處理器傳遞數據以及時鐘信號。

進一步，第二數據處理器還包括非易失存儲器和CPU，在完成復位操作之后，第一數據處理器可以采用第一操作方式將數據寫入該非易失存儲器中，在第一操作方式的寫入操作之后，從非易失存儲器中取出指令，第一數據處理器指定第二數據處理器采用第一操作方式，將非易失存儲器的寫入控制程序存儲到非易失存儲器中，并指示CPU取出寫入控制程序的指令。

進一步，第二數據處理器還包括第一接口電路和第二接口電路，第一接口電路使得第一數據處理器獲得第二數據處理器的內部總線的總線使用權限，第二接口電路通過繞過第二數據處理器的內部總線，將第一總線連接到第二總線。

進一步，輸入/輸出電路包括從用于與SDRAM相連的SDRAM接口電路、用于與液晶顯示設備相連的LCD接口電路、用于與存儲卡相連的存儲卡接口電路、非易失存儲器接口電路、電可擦/可編程非易失存儲器接口電路和通用輸入/輸出端口中選擇的一條或多條電路。

有益效果：減低了系統的運作成本，提高了系統數據處理能力，減少了數據處理的功耗，簡便了系統的結構。

附圖說明

圖1為本發明一種數據處理系統的結構示意圖。

具體實施方式

以下結合附圖對本發明的原理和特征進行描述，所舉實例只用于解釋本發明，并非用于限定本發明的范圍。

如附圖1所示的，一種數據處理系統，該系統包括：

第一數據處理器、第二數據處理器、第一總線、第二總線及開關電路；

所述第一總線與第一數據處理器相連；第二總線與第二數據處理器相連的，其中所述的第二數據處理器一端與第一總線相連，而另一端與內部總線相連的第一外部接口電路相連；

開關電路，當第二數據處理器處于等待的時候，該開關電路閉合，第一接口外部電路一端連接第二總線；當第二數據處理器根據其操作狀態，控制開管電路的開關操作，當第二數據處理器處于等待時，第一數據處理器能夠通過開關電路訪問第二總線。

第二數據處理器處于等待期間，停止向第二數據處理器傳遞數據以及時鐘信號。

第二數據處理器還包括非易失存儲器和CPU，在完成復位操作之后，第一數據處理器可以采用第一操作方式將數據寫入該非易失存儲器中，在第一操作方式的寫入操作之后，從非易失存儲器中取出指令，第一數據處理器指定第二數據處理器采用第一操作方式，將非易失存儲器的寫入控制程序存儲到非易失存儲器中，并指示CPU取出寫入控制程序的指令。