[發(fā)明專利]一種數(shù)據(jù)處理系統(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 201611051149.8
• 申請(qǐng)日: 2016-11-25
• 公開（公告）號(hào): CN106844283A
• 公開（公告）日: 2017-06-13
• 發(fā)明（設(shè)計(jì)）人: 李燕芳
• 申請(qǐng)（專利權(quán)）人: 李燕芳
• 主分類號(hào): G06F15/78
• 分類號(hào): G06F15/78
• 代理公司: 北京輕創(chuàng)知識(shí)產(chǎn)權(quán)代理有限公司11212
• 代理人: 楊立,周玉婷

1.一種數(shù)據(jù)處理系統(tǒng)，其特征在于,該系統(tǒng)包括：第一數(shù)據(jù)處理器、第二數(shù)據(jù)處理器、第一總線、第二總線及開關(guān)電路；

所述第一總線與第一數(shù)據(jù)處理器相連；第二總線與第二數(shù)據(jù)處理器相連的，其中所述的第二數(shù)據(jù)處理器一端與第一總線相連，而另一端與內(nèi)部總線相連的第一外部接口電路相連；

開關(guān)電路，當(dāng)?shù)诙?shù)據(jù)處理器處于等待的時(shí)候，該開關(guān)電路閉合，第一接口外部電路一端連接第二總線；當(dāng)?shù)诙?shù)據(jù)處理器根據(jù)其操作狀態(tài)，控制開管電路的開關(guān)操作，當(dāng)?shù)诙?shù)據(jù)處理器處于等待時(shí)，第一數(shù)據(jù)處理器能夠通過開關(guān)電路訪問第二總線。

2.根據(jù)權(quán)利要求1所述的一種數(shù)據(jù)處理系統(tǒng)，其特征在于，第二數(shù)據(jù)處理器處于等待期間，停止向第二數(shù)據(jù)處理器傳遞數(shù)據(jù)以及時(shí)鐘信號(hào)。

3.根據(jù)權(quán)利要求1所述的一種數(shù)據(jù)處理系統(tǒng)，其特征在于，第二數(shù)據(jù)處理器還包括非易失存儲(chǔ)器和CPU，在完成復(fù)位操作之后，第一數(shù)據(jù)處理器可以采用第一操作方式將數(shù)據(jù)寫入該非易失存儲(chǔ)器中，在第一操作方式的寫入操作之后，從非易失存儲(chǔ)器中取出指令，第一數(shù)據(jù)處理器指定第二數(shù)據(jù)處理器采用第一操作方式，將非易失存儲(chǔ)器的寫入控制程序存儲(chǔ)到非易失存儲(chǔ)器中，并指示CPU取出寫入控制程序的指令。

4.根據(jù)權(quán)利要求1所述的一種數(shù)據(jù)處理系統(tǒng)，其特征在于，第二數(shù)據(jù)處理器還包括第一接口電路和第二接口電路，第一接口電路使得第一數(shù)據(jù)處理器獲得第二數(shù)據(jù)處理器的內(nèi)部總線的總線使用權(quán)限，第二接口電路通過繞過第二數(shù)據(jù)處理器的內(nèi)部總線，將第一總線連接到第二總線。

5.根據(jù)權(quán)利要求4所述的一種數(shù)據(jù)處理系統(tǒng)，其特征在于，第一接口電路識(shí)別由獲得內(nèi)部總線的總線使用權(quán)限的第一數(shù)據(jù)處理器對(duì)與內(nèi)部總線相連的輸入/輸出電路的訪問，并允許經(jīng)由輸入/輸出電路從第一數(shù)據(jù)處理器外部輸入/輸出數(shù)據(jù)，以及其中第二接口電路基于第二數(shù)據(jù)處理器的控制，將第一總線連接到第二總線。

6.根據(jù)權(quán)利要求5所述的一種數(shù)據(jù)處理系統(tǒng)，其特征在于，輸入/輸出電路包括從用于與SDRAM相連的SDRAM接口電路、用于與液晶顯示設(shè)備相連的LCD接口電路、用于與存儲(chǔ)卡相連的存儲(chǔ)卡接口電路、非易失存儲(chǔ)器接口電路、電可擦/可編程非易失存儲(chǔ)器接口電路和通用輸入/輸出端口中選擇的一條或多條電路。