[發明專利]一種高階溫度補償的帶隙基準電路有效
| 申請號: | 201611051062.0 | 申請日: | 2016-11-23 |
| 公開(公告)號: | CN106406412B | 公開(公告)日: | 2017-12-01 |
| 發明(設計)人: | 喬明;丁立文;盧璐;張波 | 申請(專利權)人: | 電子科技大學 |
| 主分類號: | G05F1/567 | 分類號: | G05F1/567 |
| 代理公司: | 成都點睛專利代理事務所(普通合伙)51232 | 代理人: | 葛啟函 |
| 地址: | 611731 四川省成*** | 國省代碼: | 四川;51 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 溫度 補償 基準 電路 | ||
1.一種高階溫度補償的帶隙基準電路,包括電壓調整電路和帶隙基準電路,其特征在于,所述帶隙基準電路包括第六PMOS管(MP6)、第七PMOS管(MP7)、第八PMOS管(MP8)、二極管(D1)、第一三極管(Q1)、第二三極管(Q2)、第一電阻(R1)、第二電阻(R2)、第三電阻(R3)、第四電阻(R4)、第五電阻(R5)和第九電阻(R0);
第六PMOS管(MP6)、第七PMOS管(MP7)和第八PMOS管(MP8)的源極相連并作為帶隙基準電路的輸出端輸出電壓信號(VREF),第六PMOS管(MP6)、第七PMOS管(MP7)和第八PMOS管(MP8)的柵極相連并連接第一三極管(Q1)的集電極,第六PMOS管(MP6)的漏極與柵極互連;第一三極管(Q1)的基極通過第九電阻(R0)后與第二三極管(Q2)的基極連接,第二三極管(Q2)的集電極連接第七PMOS管(MP7)的漏極;第一三極管(Q1)的發射極通過第一電阻(R1)后連接第二三極管(Q2)的發射極;第二電阻(R2)接在第二三極管(Q2)的發射極和地(GND)之間;第三電阻(R3)接在第二三極管(Q2)的基極和地(GND)之間;第二三極管(Q2)的基極通過第四電阻(R4)和第五電阻(R5)的串聯結構后與第八PMOS管(MP8)的源極連接;二極管(D1)的正向端接第八PMOS管(MP8)的漏極,其負向端接第四電阻(R4)和第五電阻(R5)的串聯點;
所述電壓調整電路包括第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MPS1)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MNS1)、第五NMOS管(MNS2)、第六NMOS管(MNS3)、第六電阻(R6)、第七電阻(R7)、第八電阻(R8)、第三三極管(Q3)、第四三極管(Q4)、第五三極管(Q5)、第一電容(C1)和第二電容(C2);
第一PMOS管(MP1)、第二PMOS管(MP2)和第三PMOS管(MP3)的源極連接電源電壓(VCC),第一PMOS管(MP1)的柵極連接偏置電壓(VB),第一PMOS管(MP1)的漏極連接第六PMOS管(MPS1)的源極,第六PMOS管(MPS1)的柵極與第四NMOS管(MNS1)的柵極相連并連接使能信號一(UVLO),第四NMOS管(MNS1)的漏極連接第一NMOS管(MN1)、第二NMOS管(MN2)的柵極和第五NMOS管(MNS2)的漏極,第五NMOS管(MNS2)的柵極連接使能信號二(UVP),第六PMOS管(MPS1)的漏極連接第一NMOS管(MN1)的漏極,第二NMOS管(MN2)的漏極連接第二PMOS管(MP2)的漏極和柵極以及第三PMOS管(MP3)的柵極,第四NMOS管(MNS1)、第五NMOS管(MNS2)、第一NMOS管(MN1)和第二NMOS管(MN2)的源極接地(GND);第三PMOS管(MP3)的漏極連接第三三極管(Q3)的基極、第五三極管(Q5)的集電極和第六NMOS管(MNS3)的漏極,第六NMOS管(MNS3)的柵極接信號(LH43),第一電容(C1)接在第六NMOS管(MNS3)的漏極和地(GND)之間;第三三極管(Q3)的發射極接第六電阻(R6)的一端和第四三極管(Q4)的基極,第六電阻(R6)的另一端接第四三極管(Q4)的發射極、第五三極管(Q5)的基極和第五PMOS管(MP5)的源極,第三三極管(Q3)和第四三極管(Q4)的集電極接電源電壓(VCC);第五三極管(Q5)的發射極接第四PMOS管(MP4)的源極,第二電容(C2)接在第四PMOS管(MP4)的柵極和地(GND)之間;第五PMOS管(MP5)的柵極和漏極互連并連接第三NMOS管(MN3)的柵極,第七電阻(R7)接在第五PMOS管(MP5)的漏極和地(GND)之間,第八電阻(R8)接在第三NMOS管(MN3)的漏極和電源電壓(VCC)之間;第三NMOS管(MN3)的源極、第四PMOS管(MP4)的漏極和第六NMOS管(MNS3)的源極接地(GND);第四三極管(Q4)的發射極連接所述帶隙基準電路中第六PMOS管(MP6)的源極,第四PMOS管(MP4)的柵極連接所述帶隙基準電路中第二三極管(Q2)的集電極。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于電子科技大學,未經電子科技大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201611051062.0/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:低壓差線性穩壓器電路及電源
- 下一篇:一種微波能量整流裝置及方法





