[發明專利]超低功率減少耦合的鐘控比較器在審
| 申請號： | 201611048499.9 | 申請日： | 2016-11-24 |
| 公開（公告）號： | CN106803753A | 公開（公告）日： | 2017-06-06 |
| 發明（設計）人： | R·喬漢;K·E·昆茲 | 申請（專利權）人： | 德克薩斯儀器股份有限公司 |
| 主分類號： | H03K5/24 | 分類號： | H03K5/24 |
| 代理公司： | 北京紀凱知識產權代理有限公司11245 | 代理人： | 徐東升,趙蓉民 |
| 地址： | 美國德*** | 國省代碼： | 暫無信息 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 功率 減少 耦合 比較 | ||
1.一種比較器電路，其包括：
第一節點，其可操作以在預充電階段期間接收電壓；
第二節點，其可操作以在所述預充電階段期間接收所述電壓；
第一可選擇電流路徑，其包括第一輸入晶體管和第一可編程電阻器，所述第一可選擇電流路徑耦合到所述第一節點并用于選擇性地使所述第一節點放電；
第二可選擇電流路徑，其包括第二輸入晶體管和第二可編程電阻器，所述第二可選擇電流路徑耦合到所述第二節點并用于選擇性地使所述第二節點放電，并且關于所述第一可選擇電流路徑互補操作；以及
用于響應于所述第一輸入晶體管和所述第二輸入晶體管之間的偏移而調節所述第一可編程電阻器和所述第二可編程電阻器的電阻的電路。
2.根據權利要求1所述的比較器電路：
其中所述第一可編程電阻器耦合在所述第一輸入晶體管的源極和放電參考電勢之間；并且
其中所述第二可編程電阻器耦合在所述第二輸入晶體管的源極和所述放電參考電勢之間。
3.根據權利要求2所述的比較器電路，其中所述放電參考電勢是接地的。
4.根據權利要求1所述的比較器電路：
其中所述第一可選擇電流路徑進一步包括耦合在偏置電壓和所述第一晶體管的漏極之間的第一電阻器；并且
其中所述第二可選擇電流路徑進一步包括耦合在偏置電壓和所述第二晶體管的漏極之間的第二電阻器。
5.根據權利要求4所述的比較器電路，其中所述第一晶體管和所述第二晶體管中的每個包括nMOS晶體管。
6.根據權利要求4所述的比較器電路：
其中所述第一可選擇電流路徑進一步包括在所述預充電階段期間被禁用并且在再生階段期間被啟用的第三晶體管；并且
其中所述第二可選擇電流路徑進一步包括在所述預充電階段期間被禁用并且在所述再生階段期間被啟用的第四晶體管。
7.根據權利要求6所述的比較器電路：
其中所述第三晶體管耦合在所述第一節點和所述第一晶體管的漏極之間；并且
其中所述第四晶體管耦合在所述第二節點和所述第二晶體管的漏極之間。
8.根據權利要求7所述的比較器電路，并且其進一步包括：
用于提供第一輸出狀態的第一輸出；
用于提供與所述第一輸出狀態互補的第二輸出狀態的第二輸出；并且
其中用于調節所述第一可編程電阻器和所述第二可編程電阻器的電阻的所述電路進一步用于響應于所述第一輸出狀態和所述第二輸出狀態中的至少一個的先前值而調節。
9.根據權利要求1所述的比較器電路：
其中所述第一可選擇電流路徑進一步包括在所述預充電階段期間被禁用并且在再生階段期間被啟用的第三晶體管；并且
其中所述第二可選擇電流路徑進一步包括在所述預充電階段期間被禁用并且在所述再生階段期間被啟用的第四晶體管。
10.根據權利要求9所述的比較器電路：
其中所述第三晶體管耦合在所述第一節點和所述第一晶體管的漏極之間；并且
其中所述第四晶體管耦合在所述第二節點和所述第二晶體管的漏極之間。
11.根據權利要求1所述的比較器電路，并且其進一步包括：
用于提供第一輸出狀態的第一輸出；
用于提供與所述第一輸出狀態互補的第二輸出狀態的第二輸出；并且
其中用于調節所述第一可編程電阻器和所述第二可編程電阻器的電阻的所述電路進一步用于響應于所述第一輸出狀態和所述第二輸出狀態中的至少一個的先前值而調節。
12.根據權利要求1所述的比較器電路，并且其進一步包括：
用于提供第一輸出狀態的第一輸出；和
耦合到所述第一輸出以用于接收所述第一輸出狀態的DC-DC轉換器。
13.根據權利要求1所述的比較器電路，并且其進一步包括：
用于提供第一輸出狀態的第一輸出；和
用于提供與所述第一輸出狀態互補的第二輸出狀態的第二輸出。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于德克薩斯儀器股份有限公司，未經德克薩斯儀器股份有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201611048499.9/1.html，轉載請聲明來源鉆瓜專利網。
