[發明專利]超低功率減少耦合的鐘控比較器

在審

• 申請號: 201611048499.9
• 申請日: 2016-11-24
• 公開（公告）號: CN106803753A
• 公開（公告）日: 2017-06-06
• 發明（設計）人: R·喬漢;K·E·昆茲
• 申請（專利權）人: 德克薩斯儀器股份有限公司
• 主分類號: H03K5/24
• 分類號: H03K5/24
• 代理公司: 北京紀凱知識產權代理有限公司11245
• 代理人: 徐東升,趙蓉民

相關申請的交叉參考

不適用。

關于聯邦政府贊助的研究或開發的聲明

不適用。

技術領域

背景技術

優選實施例涉及鐘控(clocked)比較器，根據應用該鐘控比較器有時也被稱為讀出放大器觸發器。

鐘控比較器(或讀出放大器觸發器)接收輸入信號、參考信號以及時鐘信號，并且在時鐘轉變時(例如，低到高轉變)比較輸入信號與參考信號，其中比較器輸出然后轉變到對應于輸入信號是否超過參考信號的狀態，并且由此指示輸入信號是否超過參考信號。此類裝置在功能上并成功地實施在許多電子電路中，但是有時基于該實施的附加限制導致常規方法不足以用于應用。因此，針對某些此類應用，優選實施例提供改進的時鐘比較器。例如并且如以下更好理解的，某些轉換器(諸如DC-DC轉換器)在裝置轉換器控制器中可能要求超低(例如，納安)功率消耗。優選實施例在該應用和其它應用中是有益的。

通過進一步介紹，圖1示出現有技術鐘控比較器10的示意圖。通常，比較器10包括晶體管的對稱的左側和右側，該晶體管接收相應的輸入Vin和Vref并且響應于時鐘信號clk將信號耦合到鎖存器級12。

首先沿著比較器10的左側看，節點14接收正電源電壓(Vdd)并且連接到pMOS晶體管MP₁₃的源極并連接到pMOS晶體管MP₁₂的源極。pMOS晶體管MP₁₃的柵極經連接以接收時鐘信號clk，并且pMOS晶體管MP₁₃的漏極連接到節點16。pMOS晶體管MP₁₂的柵極連接到節點18，其還連接到nMOS晶體管MN₁₂的柵極。pMOS晶體管MP₁₂的漏極和pMOS晶體管MP₁₃的漏極均連接到節點16，其進一步連接到nMOS晶體管MN₁₂的漏極。nMOS晶體管MN₁₂的源極連接到nMOS晶體管MN₁₃的漏極，所述nMOS晶體管MN₁₃具有經連接以接收輸入信號Vin的其柵極和被連接到節點20的其源極。

接著沿著比較器10的右側來看，節點14進一步被連接到pMOS晶體管MP₃₁的源極并且被連接到pMOS晶體管MP₂₁的源極。pMOS晶體管MP₃₁的柵極被連接以接收時鐘信號clk，并且pMOS晶體管MP₃₁的漏極被連接到節點18。pMOS晶體管MP₂₁的柵極連接到節點16，其還連接到nMOS晶體管MN₂₁的柵極。pMOS晶體管MP₂₁的漏極和pMOS晶體管MP₃₁的漏極均連接到節點18，其進一步連接到nMOS晶體管MN₂₁的漏極。nMOS晶體管MN₂₁的源極連接到nMOS晶體管MN₃₁的漏極，所述nMOS晶體管MN₃₁具有經連接以接收參考信號Vref的其柵極，其中對于某些應用Vref＝Vdd。最后，nMOS晶體管MN₃₁的源極連接到節點20。

完成圖1的連接，節點20連接到nMOS晶體管MN₀的漏極，nMOS晶體管MN₀具有被連接以接收時鐘信號clk的其柵極和被連接到接地的源極。節點16和節點18將分別示出為S#和R#的輸入提供給鎖存器級12。節點16將第一輸入提供給與非(NAND)門22，并且節點18將第一輸入提供給與非門24。示出為Q的與非門22的輸出連接到與非門24的第二輸入，并且示出為Q#的與非門24的輸出連接到與非門22的第二輸入。通常，鎖存器12如在本領域是眾所周知的S-R鎖存器那樣操作。更具體地，因此，輸出狀態是互補的，通過在Q#中使用“#”表示所指示，因此#Q與Q互補。此外，當在時鐘上升轉變期間鎖存器12在其置位輸入(即，S#(S的互補)等于0)處接收高信號時，Q的鎖存器輸出被置位為高(即，Q＝1)，而當在時鐘上升轉變期間鎖存器12在其復位輸入(即，R#(R的互補)等于0)處接收高信號時，Q的鎖存器輸出被復位為低(即，Q＝0)。此外，輸出狀態被保持直到下一個連續上升時鐘轉變。