[發明專利]具有劃線區域結構的三維半導體裝置

有效

• 申請號: 201611035683.X
• 申請日: 2016-11-18
• 公開（公告）號: CN106803508B
• 公開（公告）日: 2021-12-28
• 發明（設計）人: 鄭在皓;金善煐;尹壯根;趙厚成;許星會
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L27/11;H01L27/11551;H01L27/11578;H01L27/11597;H01L27/11514;H01L23/488
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 劉燦強;田野

1.一種三維半導體裝置，所述三維半導體裝置包括：

基底，包括芯片區域和劃線區域；

單元陣列結構，包括三維地布置在基底的芯片區域上的存儲器單元；

堆疊結構，設置在基底的劃線區域上，堆疊結構包括豎直地并交替地堆疊的第一層和第二層；

多個豎直結構，沿與基底的頂表面垂直的豎直方向延伸，所述多個豎直結構穿透堆疊結構；以及

壩圖案，沿著芯片區域的包括圍繞單元陣列結構的環形形狀的邊緣延伸，并且設置在單元陣列結構與堆疊結構之間，

其中，堆疊結構的側壁垂直于基底的頂表面。

2.如權利要求1所述的三維半導體裝置，其中，第一層由與第二層不同的絕緣材料形成。

3.如權利要求1所述的三維半導體裝置，其中，第一層包括導電材料，第二層包括絕緣材料。

4.如權利要求1所述的三維半導體裝置，其中，單元陣列結構包括：

單元堆疊結構，包括豎直地交替堆疊在基底上的絕緣層和電極層；

多個單元豎直結構，穿透單元堆疊結構；以及

數據存儲層，設置在每個單元豎直結構和電極層的電極之間。

5.如權利要求4所述的三維半導體裝置，其中，堆疊在單元堆疊結構中的電極層的數量等于堆疊在劃線區域的堆疊結構中的第一層的數量。

6.如權利要求4所述的三維半導體裝置，其中，堆疊在單元堆疊結構中的電極層的數量大于堆疊在劃線區域的堆疊結構中的第一層的數量。

7.如權利要求4所述的三維半導體裝置，其中，堆疊結構包括焊盤部分，所述焊盤部分自基底的頂表面在豎直方向上的豎直距離隨著自芯片區域在與基底的頂表面平行的方向上的水平距離減小而順序地減小，

其中，單元堆疊結構包括焊盤部分，所述焊盤部分自基底的頂表面在豎直方向上的豎直距離隨著自劃線區域在與基底的頂表面平行的方向上的水平距離減小而順序地減小，

其中，堆疊結構的焊盤部分在基底上面對單元堆疊結構的焊盤部分。

8.如權利要求1所述的三維半導體裝置，其中，堆疊結構具有朝著芯片區域向下的階梯結構。

9.一種三維半導體裝置，所述三維半導體裝置包括：

基底，包括芯片區域和劃線區域；

單元陣列結構，包括三維地布置在基底的芯片區域上的多個存儲器單元；

堆疊結構，設置在基底的劃線區域上，堆疊結構包括豎直地并交替地堆疊的第一層和第二層；

壩圖案，沿著芯片區域的包括圍繞單元陣列結構的環形形狀的邊緣延伸，并且設置在單元陣列結構與堆疊結構之間；

多個豎直結構，沿著與基底的頂表面垂直的豎直方向延伸，所述多個豎直結構穿透堆疊結構，

其中，堆疊結構包括焊盤部分，所述焊盤部分自基底的頂表面在豎直方向上的豎直距離隨著自芯片區域在與基底的頂表面平行的方向上的水平距離減小而順序地減小。

10.如權利要求9所述的三維半導體裝置，其中，第一層由與第二層不同的材料形成。

11.如權利要求9所述的三維半導體裝置，其中，豎直結構的頂表面彼此基本共面。

12.如權利要求9所述的三維半導體裝置，其中，豎直結構中的任一豎直結構穿透堆疊結構的焊盤部分中對應的焊盤部分。

13.如權利要求9所述的三維半導體裝置，其中，基底具有彼此基本垂直的第一側壁和第二側壁，

其中，堆疊結構具有與基底的頂表面垂直的一個側壁，

其中，豎直結構在與基底的第一側壁平行的第一方向上延伸，

其中，豎直結構在與第一方向垂直的第二方向上彼此間隔開，

其中，第一方向和第二方向平行于基底的頂表面。