[發(fā)明專利]數(shù)據(jù)寫入方法、存儲(chǔ)器控制電路單元與存儲(chǔ)器存儲(chǔ)裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201611035052.8
• 申請(qǐng)日: 2016-11-23
• 公開（公告）號(hào): CN108091364B
• 公開（公告）日: 2020-08-18
• 發(fā)明（設(shè)計(jì)）人: 林緯;許祐誠(chéng);陳思瑋
• 申請(qǐng)（專利權(quán)）人: 群聯(lián)電子股份有限公司
• 主分類號(hào): G11C16/10
• 分類號(hào): G11C16/10;G11C16/14
• 代理公司: 北京同立鈞成知識(shí)產(chǎn)權(quán)代理有限公司 11205
• 代理人: 馬雯雯;臧建明

本發(fā)明涉及一種用于具有多個(gè)實(shí)體抹除單元的可復(fù)寫式非易失性存儲(chǔ)器模塊的數(shù)據(jù)寫入方法、存儲(chǔ)器控制電路單元與存儲(chǔ)器存儲(chǔ)裝置。每一個(gè)實(shí)體抹除單元具有多個(gè)實(shí)體編程單元組，且每一個(gè)實(shí)體編程單元組具有多個(gè)實(shí)體編程單元。此方法包括接收多筆數(shù)據(jù)并且排列所接收的數(shù)據(jù)以產(chǎn)生第一數(shù)據(jù)串與第二數(shù)據(jù)串。此方法也包括編碼第一數(shù)據(jù)串和第二數(shù)據(jù)串以產(chǎn)生第三數(shù)據(jù)串。此方法還包括下達(dá)編程指令序列以將第一數(shù)據(jù)串、第二數(shù)據(jù)串與第三數(shù)據(jù)串分別地寫入至一個(gè)實(shí)體編程組的第一、第二與第三實(shí)體編程單元。本發(fā)明使得存儲(chǔ)單元僅呈現(xiàn)部分存儲(chǔ)狀態(tài)，由此加大各存儲(chǔ)狀態(tài)之間的柵極電壓差，避免誤判存儲(chǔ)單元的存儲(chǔ)狀態(tài)并大幅提升數(shù)據(jù)的可靠度。

技術(shù)領(lǐng)域

本發(fā)明涉及一種數(shù)據(jù)寫入方法，且尤其涉及一種用于可復(fù)寫式非易失性存儲(chǔ)器模塊的數(shù)據(jù)寫入方法及使用此方法的存儲(chǔ)器控制電路單元與存儲(chǔ)器存儲(chǔ)裝置。

背景技術(shù)

數(shù)碼相機(jī)、移動(dòng)電話與MP3播放器在這幾年來的成長(zhǎng)十分迅速，使得消費(fèi)者對(duì)存儲(chǔ)介質(zhì)的需求也急速增加。由于可復(fù)寫式非易失性存儲(chǔ)器模塊(例如，閃存存儲(chǔ)器)具有數(shù)據(jù)非易失性、省電、體積小，以及無機(jī)械結(jié)構(gòu)等特性，所以非常適合內(nèi)建于上述所舉例的各種便攜式多媒體裝置中。

一般來說，控制電路會(huì)通過對(duì)字線(或字線層)施加電壓，并且通過位線對(duì)可復(fù)寫式非易失性存儲(chǔ)器模塊中所選擇的存儲(chǔ)單元進(jìn)行編程(programming)，以存儲(chǔ)數(shù)據(jù)。對(duì)于市場(chǎng)大容量的存儲(chǔ)需求，目前已發(fā)展出一個(gè)存儲(chǔ)單元存儲(chǔ)3個(gè)數(shù)據(jù)比特的可復(fù)寫式非易失性存儲(chǔ)器模塊，即，三階存儲(chǔ)單元(Trinary Level Cell，TLC)NAND型閃存存儲(chǔ)器模塊。由于要在存儲(chǔ)3個(gè)數(shù)據(jù)比特的存儲(chǔ)單元中正確地識(shí)別出臨界電壓分布較為困難，TLC NAND型閃存存儲(chǔ)器模塊的可靠度不及單階存儲(chǔ)單元(Single Level Cell，SLC)NAND型閃存存儲(chǔ)器模塊和多階存儲(chǔ)單元(Multi Level Cell，MLC)NAND型閃存存儲(chǔ)器模塊，因此，在低容量需求下，存儲(chǔ)器廠商會(huì)選用SLC NAND型閃存存儲(chǔ)器模塊或MLC NAND型閃存存儲(chǔ)器模塊。然而，SLCNAND型閃存存儲(chǔ)器模塊或MLC NAND型閃存存儲(chǔ)器模塊的生產(chǎn)成本高于TLC NAND型閃存存儲(chǔ)器模塊。因此，如何提升TLC NAND型閃存存儲(chǔ)器模塊的可靠度，是此領(lǐng)域技術(shù)人員所致力的欲解決的課題。

發(fā)明內(nèi)容

本發(fā)明提供一種數(shù)據(jù)寫入方法、存儲(chǔ)器控制電路單元與存儲(chǔ)器存儲(chǔ)裝置，其能夠有效提升TLC NAND型閃存存儲(chǔ)器模塊的可靠度。

本發(fā)明的一范例實(shí)施例提出一種用于可復(fù)寫式非易失性存儲(chǔ)器模塊的數(shù)據(jù)寫入方法，此可復(fù)寫式非易失性存儲(chǔ)器模塊具有多個(gè)實(shí)體抹除單元，每一個(gè)實(shí)體抹除單元具有多個(gè)實(shí)體編程單元組，每一個(gè)實(shí)體編程單元組具有多個(gè)實(shí)體編程單元，每一個(gè)實(shí)體編程單元組是由多個(gè)存儲(chǔ)單元所形成，存儲(chǔ)單元可被編程為多個(gè)存儲(chǔ)狀態(tài)的其中一個(gè)。此數(shù)據(jù)寫入方法包括接收至少一筆數(shù)據(jù)并且排列所接收的數(shù)據(jù)以產(chǎn)生第一數(shù)據(jù)串與第二數(shù)據(jù)串。此數(shù)據(jù)寫入方法也包括執(zhí)行一編碼操作以編碼第一數(shù)據(jù)串和第二數(shù)據(jù)串以產(chǎn)生第三數(shù)據(jù)串。此數(shù)據(jù)寫入方法還包括下達(dá)編程指令序列以將第一數(shù)據(jù)串、第二數(shù)據(jù)串與第三數(shù)據(jù)串分別地寫入至第一實(shí)體編程組的第一實(shí)體編程單元、第二實(shí)體編程單元與第三實(shí)體編程單元，其中存儲(chǔ)單元根據(jù)上述編碼程序僅會(huì)被編程成上述存儲(chǔ)狀態(tài)之中的部分存儲(chǔ)狀態(tài)。

在本發(fā)明的一范例實(shí)施例中，由小大到排列的一第四預(yù)設(shè)讀取電壓、一第二預(yù)設(shè)讀取電壓、一第五預(yù)設(shè)讀取電壓、一第一預(yù)設(shè)讀取電壓、一第六預(yù)設(shè)讀取電壓、一第三預(yù)設(shè)讀取電壓與一第七預(yù)設(shè)讀取電壓會(huì)將每一個(gè)存儲(chǔ)單元的存儲(chǔ)狀態(tài)區(qū)分為第一存儲(chǔ)狀態(tài)、第二存儲(chǔ)狀態(tài)、第三存儲(chǔ)狀態(tài)、第四存儲(chǔ)狀態(tài)、第五存儲(chǔ)狀態(tài)、第六存儲(chǔ)狀態(tài)、第七存儲(chǔ)狀態(tài)或第八存儲(chǔ)狀態(tài)。并且，在下達(dá)編程指令以將第一數(shù)據(jù)串、第二數(shù)據(jù)串與第三數(shù)據(jù)串分別地寫入至上述第一實(shí)體編程組的第一實(shí)體編程單元、第二實(shí)體編程單元與第三實(shí)體編程單元之后，形成第一實(shí)體編程組的每一存儲(chǔ)單元的存儲(chǔ)狀態(tài)為上述第一存儲(chǔ)狀態(tài)、第三存儲(chǔ)狀態(tài)、第五存儲(chǔ)狀態(tài)與第七存儲(chǔ)狀態(tài)的其中之一。

在本發(fā)明的一范例實(shí)施例中，上述編碼第一數(shù)據(jù)串和第二數(shù)據(jù)串以產(chǎn)生第三數(shù)據(jù)串的步驟包括：對(duì)第一數(shù)據(jù)串和第二數(shù)據(jù)串執(zhí)行異或運(yùn)算以產(chǎn)生第三數(shù)據(jù)串。