[發明專利]存儲器陣列的操作方法

在審

• 申請號: 201611032425.6
• 申請日: 2016-11-15
• 公開（公告）號: CN108074618A
• 公開（公告）日: 2018-05-25
• 發明（設計）人: 吳冠緯;張耀文;楊怡箴
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: G11C16/34
• 分類號: G11C16/34;G11C16/14
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

本發明公開了一種存儲器陣列的操作方法。操作方法包括一全部編程步驟、一擦除步驟及一選擇編程步驟。全部編程步驟用以對NAND串行的所有存儲單元進行編程。擦除步驟系在全部編程步驟之后，且用以對NAND串行的所有存儲單元進行擦除。選擇編程步驟系在擦除步驟之后，且系用以編程NAND串行的存儲單元的一部分。存儲器陣列包括一NAND串行。NAND串行包括一柱狀通道層、一柱狀存儲層及多個控制柵。控制柵間隔環繞柱狀存儲層。存儲單元系定義在柱狀通道層與控制柵的交錯處。

技術領域

本發明是有關于一種存儲器陣列的操作方法，且特別是有關于一種能提升裝置穩定性的存儲器陣列的操作方法。

背景技術

隨著集成電路中元件的關鍵尺寸逐漸縮小至工藝技術所能感知的極限，設計者已經開始尋找可達到更大存儲器密度的技術，藉以達到較低的位成本(costs per bit)。目前正被關注的技術包括位于單一芯片上具有存儲單元多層結構的三維立體與非門存儲器(NAND memory)及其操作。然而，目前存儲器陣列仍有性質會隨數據保存時間變異的問題。

發明內容

本發明系有關于一種存儲器陣列的操作方法。

根據本發明的一方面，提出一種存儲器陣列的操作方法。存儲器陣列包括一NAND串行。NAND串行包括一柱狀通道層、一柱狀存儲層及多個控制柵。控制柵間隔環繞柱狀存儲層。存儲單元系定義在柱狀通道層與控制柵的交錯處。操作方法包括一全部編程步驟、一擦除步驟及一選擇編程步驟。全部編程步驟系用以對NAND串行的所有存儲單元進行編程。擦除步驟系在編程步驟之后，且系用以對NAND串行的所有存儲單元進行擦除。選擇編程步驟系在擦除步驟之后，且系用以編程NAND串行的存儲單元的一部分。

根據本發明的另一方面，提出一種存儲器陣列的操作方法。存儲器陣列包括共享一存儲層且相鄰的至少三個存儲單元。操作方法包括對相鄰的至少三個存儲單元進行一全部編程步驟。然后，對相鄰的至少三個存儲單元進行一擦除步驟。然后，僅對相鄰的至少三個存儲單元的一部分進行一選擇編程步驟。

為了對本發明的上述及其他方面有更佳的了解，下文特舉較佳實施例，并配合所附圖式，作詳細說明如下：

附圖說明

圖1繪示根據一實施例的存儲器陣列中一NAND串行的部分存儲結構立體圖。

圖2繪示圖1的存儲結構沿AA線的剖面圖。

圖3繪示應用根據一實施例的操作方法的存儲結構的情況。

圖4繪示應用比較例的操作方法的存儲結構的情況。

圖5為實施例與比較例的數據保存時間與閾值電壓之間的關系曲線。

圖6繪示應用根據一實施例的操作方法。

圖7繪示應用根據一實施例的操作方法。

【符號說明】

C：通道層

G1、G2、G3：控制柵

102：存儲層

106：電荷捕捉膜

104：隧穿介電層

108：阻擋介電層

R12、R23：區域

S11、S12、S13：全部編程步驟

S21、S22、S23、S24：全部擦除步驟

S31、S32、S33、S34：選擇編程步驟

具體實施方式

本發明內容的實施例系提出一種存儲器陣列的操作方法，其能提升存儲裝置的穩定性。