[發明專利]半導體器件及其測試方法和集成電路芯片

有效

• 申請號: 201611029937.7
• 申請日: 2016-11-15
• 公開（公告）號: CN107017233B
• 公開（公告）日: 2019-07-30
• 發明（設計）人: 曾仁洲;蔡明甫;張子恒
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/525;H01L23/544;H01L27/02;G01R31/26
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明的一些實施例涉及一種位于襯底上的半導體器件。在襯底上方設置互連結構，且在互連結構上方設置第一導電焊盤。第二導電焊盤設置在互連結構上方且與第一導電焊盤間隔開。第三導電焊盤設置在互連結構上方且與第一和第二導電焊盤間隔開。第四導電焊盤設置在互連結構上方且與第一、第二和第三導電焊盤間隔開。第一ESD保護元件電耦合在第一和第二焊盤之間；且第二ESD保護元件電耦合在第三和第四焊盤之間。第一被測器件電耦合在第一和第三導電焊盤之間；且第二被測器件電耦合在第二和第四焊盤之間。本發明的實施例還涉及半導體器件的測試方法和集成電路芯片。

技術領域

本發明的實施例涉及半導體領域，更具體地涉及半導體器件及其測試方法和集成電路芯片。

背景技術

通常包括封裝在單一芯片內的數百萬或數十億的半導體器件的集成電路(IC)是用于現代計算機和移動電子器件的底層技術。這些IC和它們下面的半導體器件在很大程度上負責引領現代通信時代。

IC的半導體器件可能被靜電放電(ESD)事件損壞。當靜電突然從主體表面放電至器件時，可能發生這樣的ESD事件。例如，在IC的制造或測試期間，ESD事件可發生在工程師的手指和其上定位有半導體器件的半導體晶圓之間，造成電流或電壓的突然涌入以打擊半導體器件。這樣的電流或電壓的突然涌入可以以許多方式災難性地損壞器件，諸如例如，熄滅(blow out)柵極氧化物或造成結損壞。已經開發ESD保護電路來保護免受這樣的ESD事件的影響。

發明內容

本發明的實施例提供了一種半導體器件，包括：半導體襯底；互連結構，設置在所述半導體襯底上方；第一導電焊盤，設置在所述互連結構上方；第二導電焊盤，設置在所述互連結構上方并且與所述第一導電焊盤間隔開；第三導電焊盤，設置在所述互連結構上方并且與所述第一導電焊盤和所述第二導電焊盤間隔開；第四導電焊盤，設置在所述互連結構上方并且與所述第一導電焊盤、所述第二導電焊盤和所述第三導電焊盤間隔開；第一靜電放電保護元件，電耦合在所述第一導電焊盤和所述第二導電焊盤之間；第二靜電放電保護元件，電耦合在所述第三導電焊盤和所述第四導電焊盤之間；第一被測器件(DUT)，電耦合在所述第一導電焊盤和所述第三導電焊盤之間；以及第二被測器件，電耦合在所述第二導電焊盤和所述第四導電焊盤之間。

本發明的實施例還提供了一種測試半導體器件的方法，包括：在所述半導體器件的制造或測試期間，使權利要求5所述的半導體器件經受靜電放電(ESD)頻發環境；在使所述半導體器件經受所述靜電放電頻發環境之后，燒斷所述第一熔絲并且燒斷所述第二熔絲；以及在燒斷所述第一熔絲和所述第二熔絲之后，通過對第一被測器件或對第二被測器件施加電應力來進行電遷移測試。

本發明的實施例還提供了一種集成電路(IC)芯片，包括：多個半導體器件，設置在半導體襯底中或上；第一導電焊盤，位于所述集成電路芯片的表面上并且配置為將所述半導體襯底上的第一被測器件(DUT)耦合至外部測試裝置的晶圓探針；第二導電焊盤，與所述第一導電焊盤間隔開并且配置為將所述半導體襯底上的第二被測器件耦合至所述外部測試裝置的晶圓探針；第三導電焊盤，與所述第一導電焊盤和所述第二導電焊盤間隔開并且配置為耦合至所述外部測試裝置的晶圓探針，其中，所述第一被測器件耦合在所述第一導電焊盤和所述第三導電焊盤之間；第四導電焊盤，與所述第一導電焊盤、所述第二導電焊盤和所述第三導電焊盤間隔開并且配置為耦合至所述外部測試裝置的晶圓探針，其中，所述第二被測器件耦合在所述第二導電焊盤和所述第四導電焊盤之間；第一靜電放電保護元件，電耦合在所述第一導電焊盤和所述第二導電焊盤之間；以及第二靜電放電保護元件，電耦合在所述第三導電焊盤和所述第四導電焊盤之間。

附圖說明

當結合附圖進行閱讀時，根據下面詳細的描述可以更好地理解本發明的實施例。應該強調的是，根據工業中的標準實踐，對各種部件沒有按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或縮小。

圖1示出了根據一些實施例的包括一些導電焊盤的芯片的透視圖。