[發明專利]寫追蹤跟隨性檢測方法和電路以及包括該電路的存儲器

有效

• 申請號: 201611026642.4
• 申請日: 2016-11-14
• 公開（公告）號: CN108074609B
• 公開（公告）日: 2020-09-11
• 發明（設計）人: 史增博;方偉;郝旭丹
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: G11C11/419
• 分類號: G11C11/419
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;卜璐璐

本發明提供一種寫追蹤跟隨性檢測方法和電路以及包括該電路的存儲器。所述寫追蹤跟隨性檢測方法包括：提供寫追蹤單元、延時單元和虛擬存儲單元；檢測所述虛擬存儲單元是否寫失效；以及當所述虛擬存儲單元未寫失效時，將所述寫追蹤單元的輸出作為寫反饋信號輸出；當所述虛擬存儲單元寫失效時，將所述寫追蹤單元的輸出經所述延時單元延時后再作為寫反饋信號輸出。本發明所提供的寫追蹤跟隨性檢測方法和電路以及包括該電路的存儲器能夠檢測寫追蹤的跟隨性，當寫追蹤路徑比實際寫入偏快時，在寫追蹤路徑中加入延時，從而能夠保證字線有足夠的開啟時間，避免存儲單元寫失效。

技術領域

本發明涉及集成電路技術領域，具體而言涉及一種寫追蹤跟隨性檢測方法和電路以及包括該電路的存儲器。

背景技術

隨著制造工藝的不斷進步，半導體存儲器件的尺寸變得越來越小，速度變得越來越快，同時功耗也有了顯著降低。在現代納米尺度的半導體器件中，由于制造工藝、電壓、溫度(PVT)等不良因素的原因，原本設計相同的晶體管會有不同程度的偏差，工藝偏差等對電路性能有著顯著影響，并且增加了對整體電路模擬的難度。由于工藝偏差的存在導致不同的存儲器單元具有不同的數據寫入、讀取速度，從而產生時序上的不一致性。再加上電壓、溫度的變化，這些時序的差異會導致數據在存儲器中不能進行正確的讀寫操作。

靜態隨機存儲器SRAM作為一種易失性存儲器被廣泛應用于電腦、手機等電子產品中。一般來說，SRAM的數據讀取速度會慢于寫入速度，因而在設計中會更多的關注讀取路徑上的時序追蹤。而如今隨著工藝水平和對功耗要求的提高，電源電壓也在不斷降低。在較低的電壓下，SRAM寫入速度變慢，加上工藝上最壞情況的存在，若不考慮數據寫入延時，字線或者位線上的有效時間不足就會導致對存儲單元寫失敗，最終影響到SRAM的良率。因此，有必要提供一種寫追蹤電路，以提高整個SRAM工作時序的準確性和可靠性。現有的寫追蹤電路在慢速NMOS快速PMOS(Slow NMOS Fast PMOS，即SNFP)的工藝角低壓條件下，寫追蹤路徑比實際寫入偏快,這將導致寫周期字線開啟時間過短，最壞情況下可導致存儲單元寫失效。

發明內容

本發明提供一種寫追蹤跟隨性檢測方法，所述方法包括：提供寫追蹤單元、延時單元和虛擬存儲單元；檢測所述虛擬存儲單元是否寫失效；以及當所述虛擬存儲單元未寫失效時，將所述寫追蹤單元的輸出作為寫反饋信號輸出；當所述虛擬存儲單元寫失效時，將所述寫追蹤單元的輸出經所述延時單元延時后再作為寫反饋信號輸出。

另一方面，本發明提供一種寫追蹤跟隨性檢測電路，所述寫追蹤跟隨性檢測電路包括寫追蹤單元、延時單元、虛擬存儲單元以及檢測單元，其中，所述檢測單元用于檢測所述虛擬存儲單元是否寫失效，并在所述虛擬存儲單元未寫失效時使得所述寫追蹤單元的輸出作為寫反饋信號輸出，在所述虛擬存儲單元寫失效時使得所述寫追蹤單元的輸出經所述延時單元延時后再作為寫反饋信號輸出。

在本發明的一個實施例中，所述檢測單元包括反相器以及或與非門，其中，所述反相器的輸入連接到所述虛擬存儲單元的一個存儲節點，所述寫追蹤單元的輸出連接到所述延時單元的輸入，所述延時單元的輸出、所述反相器的輸出以及所述寫追蹤單元的輸出連接到所述或與非門的輸入，所述或與非門輸出所述寫反饋信號。

在本發明的一個實施例中，所述虛擬存儲單元包括具有第一存儲節點和第二存儲節點的一對交叉耦合的反相器、可操作地連接到所述第一存儲節點的第一傳輸晶體管、以及可操作地連接到所述第二存儲節點的第二傳輸晶體管。

在本發明的一個實施例中，所述虛擬存儲單元通過所述第一傳輸晶體管可操作地連接到所述第一虛擬位線，并通過所述第二傳輸晶體管可操作地連接到第二虛擬位線，所述第一傳輸晶體管和所述第二傳輸晶體管受控于所述虛擬字線。