[發明專利]半導體封裝件及其制造方法

有效

• 申請號: 201611026046.6
• 申請日: 2016-11-17
• 公開（公告）號: CN106711094B
• 公開（公告）日: 2020-01-10
• 發明（設計）人: 樸潤默
• 申請（專利權）人: NEPES株式會社
• 主分類號: H01L23/13
• 分類號: H01L23/13;H01L23/48;H01L21/50
• 代理公司: 11286 北京銘碩知識產權代理有限公司
• 代理人: 金光軍;尹淑梅

公開了一種包括穿孔的半導體封裝件以及制造方法。半導體封裝件包括：框架，具有容納部，并被構造成通過設置在容納部周圍的穿孔在其上部與下部之間傳輸電信號；一個或更多個半導體芯片，容納在容納部中；布線部，設置在框架和半導體芯片下方，并被構造為將穿孔連接到半導體芯片；包封件，被成型，以將框架和半導體芯片一體化；導電球或導電柱，連接到穿孔的上部。

本申請要求于2015年11月17日在美國專利商標局提交的第62/256,686號美國臨時申請和于2015年12月8日在美國專利商標局提交的第62/264,847號臨時申請的優先權，該兩件臨時申請的所有內容通過引用包含于此。

技術領域

本發明的示例實施例涉及一種半導體封裝件及其制造方法，更具體地，涉及一種包括穿孔的半導體封裝件及其制造方法。

背景技術

近來，在半導體裝置中，隨著由于小型化工藝技術和功能的多樣化而引起的芯片尺寸的減小和輸入端子與輸出端子的數量的增加，電極焊盤之間的節距逐漸減小，加速了各種功能的聚合，并因此已經出現了將各種裝置集成在單個封裝件中的系統級封裝技術。另外，為了使操作之間的噪音最小化并改善信號速率，系統級封裝技術正在變成可保持短信號距離的三維(3D)堆疊技術。

同時，除了這樣的用于技術改善的需要之外，為了控制產品成本、增加產量并減少制造成本，正在引進通過堆疊多個半導體芯片形成的半導體封裝件。例如，正在采用多個半導體芯片堆疊在單個半導體封裝件中的多芯片封裝(MCP)和不同類型的堆疊芯片作為單個系統操作的系統級封裝(SiP)。

雖然作為用于將諸如半導體裸片的高密度集成電路(IC)模塊化的封裝件的SiP被應用到難以確保安裝空間的便攜式終端，但是近年來它正在以各種方式被應用到其它產品。

以這種方式，近年來，半導體封裝件已經逐漸最小化，其厚度也已經減小。

然而，在相關領域的層疊封裝件(PoP)中，將半導體封裝件纖薄化存在限制，難以滿足由最小化而引起的精細節距。

發明內容

因此，提供本發明的示例實施例以基本上解決由于相關領域的限制和缺點而導致的一個或更多個問題。

本發明的示例實施例提供了一種能夠制造纖薄封裝件和精細節距的半導體封裝件及其制造方法。

在一些示例實施例中，半導體封裝件包括：框架，具有容納部，并被構造成通過設置在容納部周圍的穿孔在其上部與下部之間傳輸電信號；一個或更多個半導體芯片，容納在容納部中；布線部，設置在框架和半導體芯片下方，并被構造為將穿孔連接到半導體芯片；包封件，被成型，以將框架和半導體芯片一體化；導電球，連接到穿孔的上部，其中，框架被提供為印刷電路板(PCB)，印刷電路板具有設置在其中心處的芯層和堆疊在芯層的上表面上的保護層，穿孔包括填充穿過框架的過孔的穿透部和被構造為從穿透部的上部沿芯層的上表面延伸到穿透部的外側的連接延伸部，保護層具有形成為暴露連接延伸部的開口。

容納部可以形成在框架的中心處，過孔可以被設置為多個，多個過孔可以設置在容納部的周圍，導電球可以連接到連接延伸部。

連接延伸部可以在框架的寬度方向上延伸穿透部的剖面區域。

框架可以被提供為PCB，其中，上保護層和下保護層分別可以堆疊在芯層的上表面和芯層的下表面上，連接延伸部可以包括沿芯層的上表面延伸的上連接延伸部和沿芯層的下表面延伸的下連接延伸部，其中，上保護層可以具有形成為暴露上連接延伸部的開口，下保護層可以具有形成為暴露下連接延伸部的開口。

開口可以被設置為具有比連接延伸部的面積大的面積，以容納在連接延伸部中，連接延伸部的側表面可以被開口暴露。

包封件可以通過在導電球附近凹入而形成有凹區域，導電球的側表面可以被凹區域暴露。