[發明專利]半導體存儲器件及其操作方法

有效

• 申請號: 201611025104.3
• 申請日: 2016-11-15
• 公開（公告）號: CN107393592B
• 公開（公告）日: 2021-11-12
• 發明（設計）人: 李鐘妴;樸鎭壽;禹賢守
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C16/34
• 分類號: G11C16/34
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 李少丹;許偉群

提供了一種半導體存儲器件及其操作方法。一種半導體存儲器件包括：存儲單元陣列，包括多個存儲塊；外圍電路，用于對多個存儲塊之中的選中存儲塊執行編程操作；以及控制邏輯，用于控制外圍電路來執行編程操作。控制邏輯在編程操作期間控制外圍電路來執行驗證操作，然后施加預漏極選擇線電壓給選中存儲塊和未選中存儲塊的漏極選擇線。

相關申請的交叉引用

本申請要求2016年5月17日提交的申請號為10-2016-0060329的韓國專利申請的優先權，其通過引用整體合并于此。

技術領域

本公開的一個方面總體而言涉及一種電子器件，更具體地，涉及一種半導體存儲器件及其操作方法。

背景技術

一般來說，半導體存儲器件分為易失性存儲器件和非易失性存儲器件。

相比于易失性存儲器件，非易失性存儲器件以較低的速度執行讀取/寫入操作，然而，與易失性存儲器件不同的是，非易失性存儲器件即使在電源被切斷時仍保持儲存的數據。因此，非易失性存儲器件通常用于儲存無論電源的狀態如何都需要被保持的數據。非易失性存儲器件的示例為只讀存儲器(ROM)、掩模ROM(MROM)、可編程ROM(PROM)、可擦除可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)、快閃存儲器、相變隨機存取存儲器(PRAM)、磁性RAM(MRAM)、電阻式RAM(RRAM)、鐵電RAM(FRAM)等。快閃存儲器得到廣泛使用，且可以分為NOR快閃存儲器和NAND快閃存儲器。

快閃存儲器具有RAM的自由編程和擦除數據的優點以及ROM的即使當電源被切斷仍保持儲存的數據的優點。快閃存儲器被廣泛用作便攜式電子設備(諸如數字相機、個人數字助理(PDA)和MP3播放器)的儲存媒介。

快閃存儲器可以是具有水平地形成在半導體襯底上的單元串的二維半導體器件或是具有垂直地形成在半導體襯底上的單元串的三維半導體器件。

三維半導體器件被設計用來通過采用垂直地形成在半導體襯底上的多個存儲串來克服二維半導體器件的集成度的限制。存儲串包括漏極選擇晶體管、多個存儲單元以及源極選擇晶體管，他們全部串聯耦接在位線與源極線之間。

發明內容

本發明的實施例提供一種半導體存儲器件及其操作方法，其可以防止在半導體存儲器件的編程操作中在未選中存儲串中出現的編程干擾現象。

根據本公開的一個方面，提供了一種半導體存儲器件，其包括：存儲單元陣列，包括多個存儲塊；外圍電路，被配置成對多個存儲塊之中的選中存儲塊執行編程操作；以及控制邏輯，被配置成控制外圍電路來執行編程操作，其中，控制邏輯在編程操作期間控制外圍電路來執行驗證操作，然后施加預漏極選擇線電壓給選中存儲塊和未選中存儲塊的漏極選擇線。

根據本公開的一個方面，提供了一種操作半導體存儲器件的方法，所述方法包括：施加編程電壓給存儲單元陣列中所包括的多個存儲塊之中的選中存儲塊的字線；通過施加驗證電壓給多個存儲塊來執行驗證操作；以及在驗證電壓被放電之后，施加預漏極選擇線電壓給選中存儲塊和未選中存儲塊的漏極選擇線。

根據本發明的一個方面，提供了一種操作半導體存儲器件的方法，所述方法包括：施加編程電壓給多個存儲塊之中的選中存儲塊的字線；通過施加驗證電壓給存儲單元陣列中所包括的多個存儲塊來執行驗證操作；以及驗證操作一完成，就施加預漏極選擇線電壓給選中存儲塊和未選中存儲塊的漏極選擇線，從而將選中存儲塊和未選中存儲塊中所包括的存儲串的溝道的電勢水平初始化。

附圖說明

現在將在下文中參照附圖來更充分地描述示例性實施例，在附圖中：

圖1是圖示根據本發明的一個實施例的半導體存儲器件的框圖。

圖2是圖示圖1的存儲單元陣列的示例的示圖。

圖3是圖示圖1的存儲塊的電路圖。