[發(fā)明專(zhuān)利]基于異構(gòu)雙處理器冗余結(jié)構(gòu)的安全PLC裝置和實(shí)現(xiàn)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201611015459.4
• 申請(qǐng)日: 2016-11-18
• 公開(kāi)（公告）號(hào): CN108073105B
• 公開(kāi)（公告）日: 2020-08-07
• 發(fā)明（設(shè)計(jì)）人: 尹震宇;楊東升;馬躍;李明時(shí);谷艾;陳玄一;格日勒?qǐng)D
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中國(guó)科學(xué)院沈陽(yáng)計(jì)算技術(shù)研究所有限公司
• 主分類(lèi)號(hào): G05B19/042
• 分類(lèi)號(hào): G05B19/042
• 代理公司: 沈陽(yáng)科苑專(zhuān)利商標(biāo)代理有限公司 21002
• 代理人: 王倩

本發(fā)明涉及可編程邏輯控制器技術(shù)領(lǐng)域，具體的說(shuō)是基于異構(gòu)雙處理器冗余結(jié)構(gòu)的安全PLC裝置和實(shí)現(xiàn)方法；裝置包括嵌入式ARM處理器、基于FPGA的32位軟核RISC處理器、看門(mén)狗、安全校驗(yàn)電路、連接ARM處理器及RISC軟核處理器的雙端口緩沖內(nèi)存及冗余輸入/輸入通道電路。方法包括:正常運(yùn)行狀態(tài)下，嵌入式ARM處理器與32位軟核RISC處理器互為冗余執(zhí)行PLC邏輯，通過(guò)安全校驗(yàn)邏輯電路校驗(yàn)輸出結(jié)果；當(dāng)ARM處理器執(zhí)行故障時(shí)，RISC軟核處理器將接管PLC快邏輯執(zhí)行，同時(shí)WATCHDOG電路將重置恢復(fù)ARM處理器執(zhí)行狀態(tài)，確保控制邏輯程序準(zhǔn)確可靠執(zhí)行。本發(fā)明具有實(shí)現(xiàn)簡(jiǎn)單，占用資源少的優(yōu)點(diǎn)。

技術(shù)領(lǐng)域

本發(fā)明涉及可編程邏輯控制器(PLC)技術(shù)領(lǐng)域，具體的說(shuō)是一種基于ARM+FPGA的異構(gòu)雙處理器冗余結(jié)構(gòu)嵌入式安全PLC裝置。

背景技術(shù)

PLC是一種具有較高實(shí)時(shí)性、可靠性要求的可執(zhí)行邏輯指令的自動(dòng)化控制裝置。PLC廣泛應(yīng)用于數(shù)控機(jī)床、自動(dòng)化生產(chǎn)線(xiàn)、機(jī)器人等裝備制造業(yè)及工業(yè)自動(dòng)化控制應(yīng)用領(lǐng)域。PLC是一種采用處理器實(shí)現(xiàn)邏輯判斷執(zhí)行的自動(dòng)化控制裝置，在裝置運(yùn)行過(guò)程中，可以將待執(zhí)行的邏輯分為實(shí)時(shí)邏輯及非實(shí)時(shí)邏輯，實(shí)時(shí)邏輯要求必須在PLC的實(shí)時(shí)周期內(nèi)執(zhí)行完成，主要用于處理實(shí)時(shí)控制任務(wù)的關(guān)鍵操作，非實(shí)時(shí)邏輯可以允許在若干個(gè)實(shí)時(shí)周期內(nèi)完成，對(duì)時(shí)序響應(yīng)及實(shí)時(shí)性要求較弱。在硬件結(jié)構(gòu)上，傳統(tǒng)PLC以單處理器結(jié)構(gòu)為主，由于處理器等超大規(guī)模集成電路芯片在受到電磁干擾等時(shí)容易發(fā)生復(fù)位、死機(jī)等處理器執(zhí)行異常情況，在具有強(qiáng)電磁干擾特點(diǎn)的工業(yè)自動(dòng)化控制等領(lǐng)域應(yīng)用中，可能發(fā)生自動(dòng)化控制設(shè)備運(yùn)行失損壞以及工作人員受傷等危險(xiǎn)，導(dǎo)致巨大損失。目前針對(duì)上述可靠性及安全問(wèn)題，主要采用基于對(duì)稱(chēng)雙處理器冗余結(jié)構(gòu)的安全PLC裝置，或采用雙PLC裝置建立冗余控制系統(tǒng)實(shí)現(xiàn)，方案價(jià)格昂貴并且構(gòu)建復(fù)雜。

發(fā)明內(nèi)容

針對(duì)傳統(tǒng)PLC系統(tǒng)在實(shí)際應(yīng)用中的缺點(diǎn)與不足，本發(fā)明要解決的問(wèn)題是設(shè)計(jì)一種安全可靠、方案簡(jiǎn)單的一種基于ARM+FPGA的異構(gòu)雙處理器冗余結(jié)構(gòu)嵌入式安全PLC裝置，在基于ARM處理器的PLC結(jié)構(gòu)基礎(chǔ)上，通過(guò)增加一個(gè)基于FPGA軟核32位RISC處理器，構(gòu)成異構(gòu)雙處理器冗余結(jié)構(gòu)，實(shí)現(xiàn)安全邏輯控制。

本發(fā)明為實(shí)現(xiàn)上述目的所采用的技術(shù)方案是：基于異構(gòu)雙處理器冗余結(jié)構(gòu)的安全PLC裝置，包括：

ARM處理器,用于將輸入信號(hào)進(jìn)行處理后輸出至多路輸出選擇器；

FPGA，用于當(dāng)ARM處理器故障時(shí)維持PLC快邏輯的執(zhí)行并存儲(chǔ)執(zhí)行結(jié)果，輸出至多路輸出選擇器，重置ARM處理器；

多路輸出選擇器，用于根據(jù)FPGA發(fā)送的通道選擇信號(hào)完成對(duì)ARM處理器或FPGA的選擇輸出。

所述FPGA包括：

RISC處理器，用于執(zhí)行輸入信號(hào)中的實(shí)時(shí)周期邏輯，并存儲(chǔ)執(zhí)行結(jié)果；

雙端口緩沖存儲(chǔ)器，用于同步ARM處理器的處理結(jié)果和RISC處理器的執(zhí)行結(jié)果并儲(chǔ)存；

安全診斷電路，用于接收ARM處理器和RISC處理器的心跳數(shù)據(jù)；若在一個(gè)實(shí)時(shí)周期內(nèi)未收到其中一方的心跳數(shù)據(jù)，則對(duì)其對(duì)應(yīng)的看門(mén)狗電路發(fā)送控制信號(hào)；并根據(jù)邏輯判斷向多路輸出選擇器發(fā)送通道選擇信號(hào)；

安全保護(hù)輸出數(shù)據(jù)結(jié)構(gòu)，用于存儲(chǔ)預(yù)置安全保護(hù)輸出數(shù)據(jù)；根據(jù)安全診斷電路發(fā)出的通道選擇信號(hào)輸出預(yù)置安全保護(hù)輸出數(shù)據(jù)至多路輸出選擇器；

看門(mén)狗電路，用于當(dāng)收到安全診斷電路的控制信號(hào)時(shí)，向其對(duì)應(yīng)的處理器發(fā)送復(fù)位信號(hào)使其復(fù)位。

所述安全保護(hù)輸出數(shù)據(jù)結(jié)構(gòu)包括鎖存器；鎖存器用于存儲(chǔ)并發(fā)送預(yù)置安全保護(hù)輸出數(shù)據(jù)至多路輸出選擇器。