[發明專利]基于異構雙處理器冗余結構的安全PLC裝置和實現方法

有效

• 申請號: 201611015459.4
• 申請日: 2016-11-18
• 公開（公告）號: CN108073105B
• 公開（公告）日: 2020-08-07
• 發明（設計）人: 尹震宇;楊東升;馬躍;李明時;谷艾;陳玄一;格日勒圖
• 申請（專利權）人: 中國科學院沈陽計算技術研究所有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 沈陽科苑專利商標代理有限公司 21002
• 代理人: 王倩

1.基于異構雙處理器冗余結構的安全PLC裝置，其特征在于包括：

ARM處理器,用于將輸入信號進行處理后輸出至多路輸出選擇器；

FPGA，用于當ARM處理器故障時維持PLC快邏輯的執行并存儲執行結果，輸出至多路輸出選擇器，重置ARM處理器；

多路輸出選擇器，用于根據FPGA發送的通道選擇信號完成對ARM處理器或FPGA的選擇輸出；

所述FPGA包括：

RISC處理器，用于執行輸入信號中的實時周期邏輯，并存儲執行結果；

雙端口緩沖存儲器，用于同步ARM處理器的處理結果和RISC處理器的執行結果并儲存；

安全診斷電路，用于接收ARM處理器和RISC處理器的心跳數據；若在一個實時周期內未收到其中一方的心跳數據，則對其對應的看門狗電路發送控制信號；并根據邏輯判斷向多路輸出選擇器發送通道選擇信號；

安全保護輸出數據結構，用于存儲預置安全保護輸出數據；根據安全診斷電路發出的通道選擇信號輸出預置安全保護輸出數據至多路輸出選擇器；

看門狗電路，用于當收到安全診斷電路的控制信號時，向其對應的處理器發送復位信號使其復位；

所述安全診斷電路包括第一倒計時器、第二倒計時器、非邏輯、與邏輯和或非邏輯；第一倒計時器輸入端用于接收ARM處理器的心跳數據，輸出端與ARM處理器對應的看門狗電路、非邏輯輸入端、或非邏輯第一輸入端連接；非邏輯輸出端與與邏輯的第一輸入端連接；

第二倒計時器輸入端用于接收RISC處理器的心跳數據，輸出端與RISC處理器對應的看門狗電路、或非邏輯第二輸入端、與邏輯的第二輸入端連接；

第一倒計時器輸出端、與邏輯輸出端、或非邏輯輸出端分別輸出邏輯電平構成通道選擇信號至多路輸出選擇器。

2.根據權利要求1所述的基于異構雙處理器冗余結構的安全PLC裝置，其特征在于所述安全保護輸出數據結構包括鎖存器；鎖存器用于存儲并發送預置安全保護輸出數據至多路輸出選擇器。

3.根據權利要求1所述的基于異構雙處理器冗余結構的安全PLC裝置的實現方法，其特征在于包括以下步驟：

ARM處理器將輸入信號進行處理后輸出至多路輸出選擇器；

FPGA當ARM處理器故障時維持PLC快邏輯的執行并存儲執行結果，輸出至多路輸出選擇器，重置ARM處理器；

多路輸出選擇器根據FPGA發送的通道選擇信號完成對ARM處理器或FPGA的選擇輸出；

所述FPGA當ARM處理器故障時維持PLC快邏輯的執行并存儲執行結果，輸出至多路輸出選擇器，重置ARM處理器包括以下步驟：

RISC處理器執行輸入信號中的實時周期邏輯，并存儲執行結果；

雙端口緩沖存儲器同步ARM處理器的處理結果和RISC處理器的執行結果并儲存；

安全診斷電路接收ARM處理器和RISC處理器的心跳數據；若在一個實時周期內未收到其中一方的心跳數據，則對其對應的看門狗電路發送控制信號；并根據邏輯判斷向多路輸出選擇器發送通道選擇信號；

看門狗電路，用于當收到安全診斷電路的控制信號時，向其對應的處理器發送復位信號使其復位；

安全保護輸出數據結構存儲預置安全保護輸出數據；根據安全診斷電路發出的通道選擇信號輸出預置安全保護輸出數據至多路輸出選擇器。

4.根據權利要求3所述的基于異構雙處理器冗余結構的安全PLC裝置的實現方法，其特征在于所述安全診斷電路工作流程包括以下步驟：

通過接收來自ARM處理器或RISC處理器的心跳數據，執行各倒計時器的刷新；每個倒計時器如在1個實時邏輯周期內未收到來自處理器的心跳數據，將輸出控制信號至看門狗電路，并通過邏輯判斷輸出通道選擇信號至多路選擇器。

5.根據權利要求4所述的基于異構雙處理器冗余結構的安全PLC裝置的實現方法，其特征在于：

當ARM處理器的心跳數據按實時周期輸出時，選擇ARM處理器輸出對應通道為高電平，RISC處理器輸通道和安全保護輸出數據結構通道為低電平；

當ARM處理器的心跳數據未按實時周期輸出、且RISC處理器的心跳數據按實時周期輸出時，選擇RISC處理器輸通道為高電平；否則，選擇安全保護輸出數據結構通道為高電平。