[發(fā)明專利]用于存儲器的電源控制電路及方法

有效

• 申請?zhí)枺?/td>: 201611009679.6
• 申請日: 2016-11-16
• 公開（公告）號: CN108074607B
• 公開（公告）日: 2020-12-15
• 發(fā)明（設(shè)計）人: 陳雙文
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: G11C11/417
• 分類號: G11C11/417;G11C5/14
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 董巍;高偉

本發(fā)明實施例提供了一種用于存儲器的電源控制電路，包括：控制端口，用于控制邏輯電路的輸入信號；邏輯電路，用于根據(jù)所述輸入信號輸出高電平或低電平；所述控制端口，還用于：當(dāng)所述邏輯電路的輸出為高電平時啟動地控制，當(dāng)所述邏輯電路的輸出為低電平時啟動電源控制。可見，本發(fā)明實施例中的控制端口能夠?qū)崿F(xiàn)對邏輯電路內(nèi)部信號的控制，在電源管理模式啟動時，可以根據(jù)內(nèi)部節(jié)點的狀態(tài)對電路進(jìn)行管理，從而在達(dá)到減小漏電的目的的同時，能夠減小充放電的電容，從而減小系統(tǒng)在正常工作模式與電源管理模式之間的切換時間，并減小切換時的充放電電流。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路領(lǐng)域，更具體地涉及一種用于存儲器的電源控制電路及方法。

背景技術(shù)

存儲器(Memory)是現(xiàn)代信息技術(shù)中用于保存信息的記憶設(shè)備，具有非常廣泛的應(yīng)用。針對存儲器的電源管理(power management)是相關(guān)的一項重要技術(shù)。

以靜態(tài)隨機(jī)存取存儲器(Static Random Access Memory，SRAM)為例，SRAM的電源管理在外圍電路的處理上一般分為三種：一種是在不工作時斷開電源VDD與SRAM之間的通路，如圖1(a)所示；一種是在不工作時斷開電源VSS與SRAM之間的通路，如圖1(b)所示；一種是上述兩種的結(jié)合，即以上兩種同時存在，如圖1(c)所示，以減小SRAM不工作時的靜態(tài)漏電。

然而，在SRAM的電源管理中，由于需要對電路進(jìn)行充電和放電，所以在打開或者關(guān)閉電源管理的模式時，需要很長的時間，并且在此過程中會產(chǎn)生較大的充放電電流。

發(fā)明內(nèi)容

考慮到上述問題而提出了本發(fā)明。本發(fā)明提供了一種用于存儲器的電源控制電路，能夠減小充放電的電容，從而減小工作模式與電源管理模式之間切換的時間，并減小充放電電流。

根據(jù)本發(fā)明的第一方面，提供了一種用于存儲器的電源控制電路，包括：

控制端口，用于控制邏輯電路的輸入信號；

所述邏輯電路，用于根據(jù)所述輸入信號輸出高電平或低電平；

所述控制端口，還用于：當(dāng)所述邏輯電路的輸出為高電平時啟動地控制，當(dāng)所述邏輯電路的輸出為低電平時啟動電源控制。

示例性地，所述控制端口，具體用于：在所述存儲器的輸入的基礎(chǔ)上，控制所述邏輯電路的輸入信號。

示例性地，所述存儲器的輸入包括以下至少一個：地址輸入、數(shù)據(jù)輸入、寫使能輸入和時鐘輸入。

示例性地，所述地控制用于斷開電源VSS與所述存儲器之間的通路，所述電源控制用于斷開電源VDD與所述存儲器之間的通路。

示例性地，所述邏輯電路包括互補(bǔ)的金屬氧化物半導(dǎo)體CMOS邏輯電路。

示例性地，所述存儲器為SRAM。

根據(jù)本發(fā)明的第二方面，提供了一種用于存儲器的電源控制的方法，包括：

控制邏輯電路的輸入信號，以使得所述邏輯電路根據(jù)所述輸入信號輸出高電平或低電平；

當(dāng)所述邏輯電路的輸出為高電平時啟動地控制，當(dāng)所述邏輯電路的輸出為低電平時啟動電源控制。

示例性地，所述控制邏輯電路的輸入信號，包括：在所述存儲器的輸入的基礎(chǔ)上，控制所述邏輯電路的輸入信號。

第二方面所述的該方法能夠由前述第一方面所述的電源控制電路所實現(xiàn)。

可見，本發(fā)明實施例中的控制端口能夠?qū)崿F(xiàn)對邏輯電路內(nèi)部信號的控制，在電源管理模式啟動時，可以根據(jù)內(nèi)部節(jié)點的狀態(tài)對電路進(jìn)行管理，從而在達(dá)到減小漏電的目的的同時，能夠減小充放電的電容，從而減小系統(tǒng)在正常工作模式與電源管理模式之間的切換時間，并減小切換時的充放電電流。

附圖說明