[發明專利]芯片的MOS工藝角的測量方法、裝置和系統

有效

• 申請號: 201611006135.4
• 申請日: 2016-11-15
• 公開（公告）號: CN106601643B
• 公開（公告）日: 2019-04-05
• 發明（設計）人: 彭新朝;易冬柏;張亮;徐以軍;馮玉明;李建勛;殷惠萍;謝育樺;周佳
• 申請（專利權）人: 珠海格力電器股份有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 韓建偉;張永明

本發明公開了一種芯片的MOS工藝角的測量方法、裝置和系統。其中，該方法包括：檢測待測量芯片的驅動電壓，其中，驅動電壓為待測量芯片的鎖相環中電壓控制振蕩器的輸入端電壓；判斷驅動電壓是否處于穩定狀態；在驅動電壓處于穩定狀態時比較驅動電壓與工藝角判斷閾值的大小，得到比較結果，其中，工藝角判斷閾值用于區分待測量芯片的工藝角的類型；根據比較結果確定芯片的MOS工藝角。本發明解決了現有測量芯片的MOS工藝角的方法比較復雜的技術問題。

技術領域

本發明涉及芯片的MOS工藝角測量領域，具體而言，涉及一種芯片的MOS工藝角的測量方法、裝置和系統。

背景技術

在集成電路制造的過程中，由于工藝的偏差，生產出來芯片有不同的工藝角，芯片中各模塊的性能受工藝角的偏差變化明顯，為了達到符合要求的性能，需要在出廠時進行測量并微調，圖1是根據現有技術的一種芯片的NMOS工藝角的測量電路的結構圖，該電路由一個偏置電路和一個判斷電路組成，其工作原理是一個不隨工藝角變化的恒流源Ibn給NMOS提供電流偏置產生電壓Vgsn，Vgsn的電壓隨工藝角變化，NMOS在slow工藝角時Vgsn最大為Vgsmax，在fast工藝角時Vgsn最小為Vgsmin，在typical工藝角時Vgsn介于Vgsmax和Vgsmin之間，通過合理設置Vsn和Vfn，使Vsn和Vfn滿足關系式Vgsmax>Vsn>Vfn>Vgsmin，該電路就能鑒別出NMOS的工藝角。當Vgsn>Vsn時SN＝1，TN＝0，FN＝0，表示NMOS是slow工藝角；當Vgsn<Vfn時SN＝0，TN＝0，FN＝1，表示NMOS是fast工藝角；否則SN＝0，TN＝1，FN＝0，表示NMOS是typical工藝角。這種檢測電路采用了NMOS的直流特性鑒別工藝角。相同地，可以借鑒該電路完成PMOS的工藝角的檢測，上述檢測方法增加了芯片的量產成本和降低了量產效率。

針對上述的問題，目前尚未提出有效的解決方案。

發明內容

本發明實施例提供了一種芯片的MOS工藝角的測量方法、裝置和系統，以至少解決現有測量芯片的MOS工藝角的方法比較復雜的技術問題。

根據本發明實施例的一個方面，提供了一種芯片的MOS工藝角的測量方法，包括：檢測待測量芯片的驅動電壓，其中，所述驅動電壓為所述待測量芯片的鎖相環中電壓控制振蕩器的輸入端電壓；判斷所述驅動電壓是否處于穩定狀態；在所述驅動電壓處于穩定狀態時比較所述驅動電壓與工藝角判斷閾值的大小，得到比較結果，其中，所述工藝角判斷閾值用于區分所述待測量芯片的工藝角的類型；根據所述比較結果確定所述待測量芯片的MOS工藝角。

進一步地，所述工藝角判斷閾值包括Vslow，在所述驅動電壓穩定時比較所述驅動電壓與工藝角判斷閾值的大小，得到比較結果包括：在所述驅動電壓穩定時比較所述驅動電壓與所述Vslow的大小，得到比較結果；根據所述比較結果確定所述待測量芯片的MOS工藝角包括：在所述比較結果指示所述驅動電壓大于等于所述Vslow時，確定所述待測量芯片的MOS工藝角為SS工藝角。

進一步地，所述工藝角判斷閾值包括Vslow和Vsnfp，在所述驅動電壓穩定時比較所述驅動電壓與工藝角判斷閾值的大小，得到比較結果包括：在所述驅動電壓穩定時比較所述驅動電壓與所述Vslow和所述Vsnfp的大小，得到比較結果；根據所述比較結果確定所述待測量芯片的MOS工藝角包括：在所述比較結果指示所述驅動電壓大于等于Vsnfp，且所述驅動電壓小于Vslow時，確定所述待測量芯片的MOS工藝角為SNEP工藝角。

進一步地，所述工藝角判斷閾值包括Vsnfp和Vtt，在所述驅動電壓穩定時比較所述驅動電壓與工藝角判斷閾值的大小，得到比較結果包括：在所述驅動電壓穩定時比較所述驅動電壓與所述Vsnfp和所述Vtt的大小，得到比較結果；根據所述比較結果確定所述待測量芯片的MOS工藝角包括：在所述比較結果指示所述驅動電壓大于等于Vtt，且所述驅動電壓小于Vsnfp時，確定所述待測量芯片的MOS工藝角為TT工藝角。