[發(fā)明專利]一種保持電壓的產(chǎn)生電路及電子設備

有效

• 申請?zhí)枺?/td>: 201610994781.X
• 申請日: 2016-11-11
• 公開（公告）號: CN108073211B
• 公開（公告）日: 2020-07-10
• 發(fā)明（設計）人: 司徒道明;吳蕾
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京集佳知識產(chǎn)權代理有限公司 11227
• 代理人: 張振軍;吳敏

一種保持電壓的產(chǎn)生電路及電子設備，產(chǎn)生電路包括：驅(qū)動模塊，用于產(chǎn)生驅(qū)動電流；第一保持電壓生成模塊，用于產(chǎn)生第一保持電壓，所述第一保持電壓等于耗電模塊中的NMOS管的閾值電壓；第二保持電壓生成模塊，用于產(chǎn)生第二保持電壓，所述第二保持電壓等于所述耗電模塊中的PMOS管的閾值電壓；保持電壓選擇模塊，接收所述驅(qū)動電流并與所述第一保持電壓生成模塊以及所述第二保持電壓生成模塊耦接，所述保持電壓選擇模塊用于從所述第一保持電壓與所述第二保持電壓中選擇電壓值較高的一個，以作為所述保持電壓，所述保持電壓用于向所述耗電模塊供電。通過本發(fā)明的技術方案，能夠有效降低電子設備運行時的動態(tài)功耗，進一步縮小電子設備的尺寸。

技術領域

本發(fā)明涉及集成電路領域，具體地涉及一種保持電壓的產(chǎn)生電路及電子設備。

背景技術

隨著智能可穿戴設備技術的蓬勃發(fā)展，越來越多的可穿戴設備開始滲透到人們?nèi)粘Ｉ畹姆椒矫婷妫纾悄苁直怼⒔】低髱У取６鴮τ诳纱┐髟O備的發(fā)展而言，尺寸和功耗是衡量一款可穿戴設備能否獲得用戶青睞的兩個關鍵因素，而對于存在激烈競爭的市場環(huán)境而言，一款可穿戴設備能否獲得用戶青睞又是這款產(chǎn)品能否在市場立足的重中之重，因而，商家們不約而同地將尺寸和功耗作為開發(fā)一款可穿戴設備的重點考慮因素。

正是考慮到尺寸與功耗的問題，作為可穿戴設備上重要的存儲器件，靜態(tài)隨機存取存儲器(SRAM)也需要滿足高性能低功耗小尺寸的設計要求。而時下最熱門的一種降低SRAM功耗的方法，就是通過保持(retention)模式來降低SRAM的供電電壓，使得在該供電電壓下SRAM中存儲單元僅能夠保存數(shù)據(jù)，這個供電電壓被稱為數(shù)據(jù)保持電壓(DataRetention Voltage，簡稱DRV)。

現(xiàn)有低功耗SRAM設計中，保持模式主要是通過雙電源電壓結構來實現(xiàn)的。當電路處于工作狀態(tài)時，電源電壓維持不變，SRAM正常工作，不會引起性能損失；當電路處于空閑狀態(tài)時，通過降低電源電壓可以有效降低亞閾值漏電流、柵漏電流以及結漏電流，但是，這種結構在使用時容易導致噪聲容限的降低，從而影響SRAM存儲數(shù)據(jù)的穩(wěn)定性。另一方面，降低的電源電壓需要額外的外圍電路來供應，導致芯片面積無法進一步縮小；而且，當電壓在兩種狀態(tài)間切換時會引起額外的時間和動態(tài)功耗。

在現(xiàn)階段，大多數(shù)情況下，需要在SRAM外圍外接雙電源電壓結構來產(chǎn)生保持電壓，以降低芯片的功耗。但是，這樣的電路設計一方面無法有效縮小芯片面積，另一方面，外接的雙電源電壓結構在進行電壓切換時，容易引起額外的時間和動態(tài)功耗，無法更加有效的實現(xiàn)SRAM的低功耗運行狀態(tài)。

發(fā)明內(nèi)容

本發(fā)明解決的技術問題是現(xiàn)有電子設備中的SRAM在外接雙電源電壓結構來產(chǎn)生保持電壓時，容易引起額外的時間和動態(tài)功耗，無法在有效縮小芯片面積的同時實現(xiàn)SRAM的低功耗運行狀態(tài)的問題。

為解決上述技術問題，本發(fā)明實施例提供一種保持電壓的產(chǎn)生電路，包括：驅(qū)動模塊，用于產(chǎn)生驅(qū)動電流；第一保持電壓生成模塊，用于產(chǎn)生第一保持電壓，所述第一保持電壓等于耗電模塊中的NMOS管的閾值電壓；第二保持電壓生成模塊，用于產(chǎn)生第二保持電壓，所述第二保持電壓等于所述耗電模塊中的PMOS管的閾值電壓；保持電壓選擇模塊，接收所述驅(qū)動電流并與所述第一保持電壓生成模塊以及所述第二保持電壓生成模塊耦接，所述保持電壓選擇模塊用于從所述第一保持電壓與所述第二保持電壓中選擇電壓值較高的一個，以作為所述保持電壓，所述保持電壓用于向所述耗電模塊供電。

可選的，所述第一保持電壓生成模塊包括：第一NMOS管，所述第一NMOS管的漏極與柵極相連并與所述保持電壓選擇模塊耦接，所述第一NMOS管的源極接地。

可選的，所述第一NMOS管與所述耗電模塊中的NMOS管的結構相同。

可選的，所述第二保持電壓生成模塊包括：第一PMOS管，所述第一PMOS管的漏極與柵極相連并接地，所述第一PMOS管的源極與所述保持電壓選擇模塊耦接。