[發明專利]一種半導體存儲器及其制作方法

有效

• 申請號: 201610980670.3
• 申請日: 2016-11-08
• 公開（公告）號: CN106653628B
• 公開（公告）日: 2019-07-16
• 發明（設計）人: 陸原;陳峰
• 申請（專利權）人: 華進半導體封裝先導技術研發中心有限公司
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L23/31;H01L25/065
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 張海英;徐鵬飛

本發明實施例公開了一種半導體存儲器及其制作方法，所述半導體存儲器包括自下而上依次堆疊的至少兩個存儲芯片組，上下相鄰的兩個所述存儲芯片組的重布線層通過層間導電柱電連接，且位于最下方的存儲芯片組的重布線層與對外連接凸塊電連接；所述存儲芯片組包括依次堆疊的至少兩個存儲芯片，以及位于所述至少兩個存儲芯片下方的復合絕緣層，所述至少兩個存儲芯片包封為一體結構，所述重布線層設置在所述復合絕緣層中，所述至少兩個存儲芯片的層內導電柱錯開預設角度，以分別與所述重布線層電連接。本發明實現了半導體存儲器的大容量和高集成度，并且有效提高了存儲器的堆疊效率，降低了堆疊難度。

技術領域

本發明實施例涉及半導體技術領域，尤其涉及一種半導體存儲器及其制作方法。

背景技術

為了實現存儲器的大容量、高集成度和高性能，可以采用存儲芯片堆疊的方式。目前芯片堆疊的方式主要有兩種：一種是存儲芯片以錯位式的方式一個接一個地堆疊上去，再用金屬引線鍵合一階一階地把各個芯片電連接在一起。采用錯位式結構的目的是為了實施金屬引線鍵合。另一種是把存儲芯片垂直地疊在一起，用硅通孔(Through Silicon Via，TSV)來實現各堆疊存儲芯片間電信號連接。這兩種方法，都有較顯著的缺陷：芯片錯位式堆疊加引線鍵合，隨著堆疊的芯片數增加，不僅造成封裝體尺寸較大，而且電信號延遲增長；而基于硅通孔技術的堆疊，不僅工藝復雜昂貴，而且用于大規模制造硅通孔芯片的供應鏈仍未完全形成。

這兩種堆疊技術還有兩個共同的低效率特征：1)堆疊封裝體的制作，都是以單顆形式完成的；2)電性能和功能測試，亦是以單顆形式來進行。這些缺陷，使得現有大容量存儲器制造技術越來越難于滿足半導體技術的發展和微電子器件制造的趨勢——更高性能，更小的形狀系數(form factor)，更低的成本。

扇出型晶圓級技術(FOWLP)可以實現存儲芯片的堆疊，從而作為大容量存儲器制造的解決方案。但目前FOWLP技術是二維的，難以在具有多存儲單元的高端存儲器裝置的制造上得到應用。

美國專利US2005/0124093A1(Wen-KunYang等)介紹了二維的扇出型晶圓級封裝技術。如圖1所示，100為載板；110為芯片；130和130a為重布線層(RDL)；148為芯片層間電互連；120，122，132，120a和132a為介電質；136為對外連接終端(錫球)。

美國專利US2009/0014876A1(Cheul-Joong Youn等)提出了基于芯片堆疊扇出型晶圓級技術實現存儲裝置三維集成的方法，如圖2所示，104，110，132和142為芯片；106，112，134和144為絕緣介電質；108，118，136和146為芯片層間電互連；116為最外層RDL；120為對外連接終端(錫球)。該專利提出的方法是一理想化，在工程上難以實現的概念。因為：1)若用塑封材料填充芯片間空隙，金屬重布線層(RDL)無法直接沉積在塑封材料上；2)采用旋涂介電材料，難以做到與芯片表面齊平；3)芯片主動面金屬焊盤的防止有機物污染問題等。而且，根據該專利介紹的基本方法，堆疊4層以上芯片是難以實現的。

美國專利US8872350B2(Shigenorl Sawachi等)介紹了兩種填充存儲芯片間空隙并形成芯片層間電連接通道方法。如圖3所示，1為散熱片(亦是載板)；2為芯片；6為RDL；9為芯片層間電互連；4為絕緣介電質；13為對外連接終端(錫球)。第一種方法是塑封后激光鉆孔。該方法對普通半導體芯片封裝可以實施，但不能用于用16nm(或以下)工藝制造的高端存儲芯片，因為這類高端存儲芯片的節距在50μm左右，激光鉆孔不能施用于具有這么小節距的芯片；第二種方法將是一很困難的(深度盲孔填充)，且昂貴的(因采用很厚的光敏介電質(100μm左右)作為芯片間填充材料)制造技術。該專利提供的方法制造成本高，且難以實現大規模量產。

因此，目前在大容量存儲器堆疊技術上存在的缺陷是：堆疊效率低、多層堆疊技術難以實現，以及難以大規模量產。

發明內容