[發明專利]一種具有良好抗靜電擊穿能力的薄膜晶體管

在審

• 申請號: 201610963226.0
• 申請日: 2016-11-04
• 公開（公告）號: CN106601821A
• 公開（公告）日: 2017-04-26
• 發明（設計）人: 李風浪;李舒歆
• 申請（專利權）人: 東莞市聯洲知識產權運營管理有限公司
• 主分類號: H01L29/786
• 分類號: H01L29/786;H01L29/423;H01L29/06
• 代理公司: 北京眾合誠成知識產權代理有限公司11246
• 代理人: 連平

技術領域

本發明涉及半導體技術領域，特別涉及一種薄膜晶體管。

背景技術

薄膜晶體管(Thin-Film Transistors，TFT)是場效應晶體管的一種，其制作方法是在襯底基板上沉積各種功能薄膜疊加而成，如絕緣層、半導體層及金屬電極層。薄膜晶體管是液晶和有源矩陣有機發光二極管顯示器的核心部件，其對顯示器件的工作性能起到至關重要的作用。

薄膜晶體管制造工藝過程中通常會使得各金屬電極聚集大量電荷，而TFT陣列基板上的柵金屬層和源/漏金屬層之間被柵絕緣層隔開，從而兩個金屬層之間極容易因為電荷的聚集而形成電勢差，從而使得TFT陣列基板容易發生靜電擊穿現象，導致產品良率降低。

發明內容

本發明目的是提供一種具有良好抗靜電擊穿能力的薄膜晶體管。

為實現上述目的，本發明采用以下技術手段：

一種具有良好抗靜電擊穿能力的薄膜晶體管，包括基板、設置在基板上的柵極、設置在基板上且覆蓋柵極的柵絕緣層、在柵絕緣層表面上的半導體層、以及設置在半導體層表面的源級和漏級，且源極與漏極相對設置，柵絕緣層中形成第一高阻區，電導率低于柵絕緣層，且第一高阻區橫穿柵絕緣層；半導體層中形成第二高阻區，電導率低于半導體層，且第二高阻區橫穿半導體層。

優選的，柵絕緣層材料為氮化硅、氧化硅或者氮氧化硅。

優選的，第一高阻區形成在柵絕緣層中部，第一高阻區材料與柵絕緣層同為氮化硅，且包含N-H鍵、Si-H鍵鍵結，但是第一高阻區N-H鍵、Si-H鍵含量小于柵絕緣層N-H鍵、Si-H鍵含量。

優選的，第一高阻區形成在柵絕緣層上部，第一高阻區材料與柵絕緣層同為氮化硅，且包含N-H鍵、Si-H鍵，但是第一高阻區N-H鍵、Si-H鍵含量小于柵絕緣層N-H鍵、Si-H鍵含量。

優選的，半導體層材料為氧化銦鎵鋅。

優選的，第二高阻區形成在半導體層中部。

優選的，第二高阻區材料為氧化鎵鋅。

優選的，源極以及漏極與半導體層之間形成氧化鎵鋅層。

優選的，氧化鎵鋅層由多層鎵含量不同的氧化鎵鋅分層組成，鎵含量沿著由半導體層至源極以及漏極側方向逐漸增多。

優選的，柵極、源極以及漏極材料為Cr、W、Ti、Ta、Mo、Al、Cu等金屬或其合金。

相對于現有技術，本發明具有以下優點：

本發明通過在柵絕緣層中形成第一高阻區，使得靜電釋放時，柵絕緣層中電流橫向擴散，增加薄膜晶體管在制造過程中的抗靜電擊穿能力，在半導體層中形成第二高阻區，使得靜電釋放時，半導體層中電流橫向擴散，增加薄膜晶體管在制造過程中的抗靜電擊穿能力，柵絕緣層與半導體層共同形成高阻區，兩個方向相互促進，共同抑制柵極與源極以及漏極間因電勢差而產生的靜電釋放，進一步提高薄膜晶體管在制造過程中的抗靜電擊穿能力。

附圖說明

圖1為本發明實施例1的結構示意圖；

圖2為本發明實施例1的結構示意圖；

圖3為本發明實施例1的結構示意圖；

圖4為本發明實施例1的結構示意圖；

圖5為本發明實施例1的結構示意圖。

其中，附圖標記說明如下：

10：基板；20：柵極；30：柵絕緣層；40：半導體層；50：源級；60：漏級；31：第一高阻區；41：第二高阻區；70：氧化鎵鋅層；71：氧化鎵鋅第一分層；72：氧化鎵鋅第二分層；73：氧化鎵鋅第三分層

具體實施方式

下面結合附圖以及實施例對本發明進行介紹，實施例僅限于對本發明進行解釋，并沒有對本發明有任何限定作用。

實施例1

見圖1所示，一種具有良好抗靜電擊穿能力的薄膜晶體管，包括基板10、設置在基板上的柵極20、設置在基板上且覆蓋柵極的柵絕緣層30、在柵絕緣層表面上的半導體層40、以及設置在半導體層表面的源級50和漏級60，且源極50與漏極60相對設置，柵絕緣層30中形成第一高阻區31，電導率低于柵絕緣層30，且第一高阻區31橫穿柵絕緣層30；半導體層40中形成第二高阻區41，電導率低于半導體層40，且第二高阻區41橫穿半導體層40。