[發(fā)明專利]基板處理裝置、基板處理方法以及基板保持構(gòu)件

有效

• 申請(qǐng)?zhí)枺?/td>: 201610963040.5
• 申請(qǐng)日: 2016-11-04
• 公開(kāi)（公告）號(hào): CN106653651B
• 公開(kāi)（公告）日: 2022-07-08
• 發(fā)明（設(shè)計(jì)）人: 佐藤潤(rùn);三浦繁博
• 申請(qǐng)（專利權(quán)）人: 東京毅力科創(chuàng)株式會(huì)社
• 主分類號(hào): H01L21/67
• 分類號(hào): H01L21/67;H01L21/683;H01L21/687;H01J37/32;H01J37/20;C23C16/458;C23C16/455
• 代理公司: 北京林達(dá)劉知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11277
• 代理人: 劉新宇;張會(huì)華

本發(fā)明提供一種基板處理裝置、基板處理方法以及基板保持構(gòu)件。基板處理裝置具有：處理室；旋轉(zhuǎn)臺(tái)，其設(shè)于該處理室內(nèi)，沿著周向在表面設(shè)有多個(gè)能夠保持基板的凹坑狀的基板保持區(qū)域。通過(guò)形成凹凸圖案而使所述表面的表面積相比于平坦面的表面積增加的表面積增加區(qū)域設(shè)于所述表面的位于所述基板保持區(qū)域的周圍的部分。設(shè)置有能夠向所述旋轉(zhuǎn)臺(tái)的所述表面供給處理氣體的處理氣體供給部件。

技術(shù)領(lǐng)域

本發(fā)明涉及基板處理裝置、基板處理方法以及基板保持構(gòu)件。

背景技術(shù)

隨著半導(dǎo)體器件的電路圖案的進(jìn)一步微細(xì)化，對(duì)構(gòu)成半導(dǎo)體器件的各種膜也要求進(jìn)一步的薄膜化和均勻化。作為響應(yīng)該要求的成膜方法，如日本特開(kāi)2010－56470號(hào)公報(bào)所記載那樣公知有所謂的分子層成膜法(MLD、Molecular Layer Deposition)或原子層成膜法(ALD、Atomic Layer Deposition)：將第1反應(yīng)氣體向基板供給而使第1反應(yīng)氣體吸附于基板的表面，接下來(lái)，將第2反應(yīng)氣體向基板供給而使吸附到基板的表面的第1反應(yīng)氣體與第2反應(yīng)氣體反應(yīng)，從而使由反應(yīng)產(chǎn)物構(gòu)成的膜堆積于基板。根據(jù)該成膜方法，反應(yīng)氣體可(準(zhǔn))自我飽和地吸附于基板表面，因此，能夠?qū)崿F(xiàn)較高的成膜控制性、優(yōu)異的均勻性以及優(yōu)異的填埋特性。

然而，隨著電路圖案的微細(xì)化，并隨著例如溝槽元件分離構(gòu)造的溝槽、線·空間·圖案中的空間的縱橫比變大，在分子層成膜法中也存在難以填埋溝槽、空間的情況。

例如，若欲以氧化硅膜填埋具有約30nm的寬度的空間，則反應(yīng)氣體難以進(jìn)入較窄的空間的底部，因此，存在如下傾向：劃分形成空間的線側(cè)壁的上端部附近的膜厚變厚，膜厚在底部側(cè)變薄。因此，存在填埋到空間的氧化硅膜產(chǎn)生空隙的情況。那樣的氧化硅膜若在例如后續(xù)的蝕刻工序中被蝕刻，則存在在氧化硅膜的上表面形成有與空隙連通的開(kāi)口的情況。這樣一來(lái)，蝕刻氣體(或蝕刻液)有可能從那樣的開(kāi)口進(jìn)入空隙而產(chǎn)生污染、或、在之后的金屬化之際金屬有可能進(jìn)入空隙中，產(chǎn)生缺陷。

這樣的問(wèn)題并不限于分子層成膜法，也可在化學(xué)氣相堆積(CVD、Chemical VaporDeposition)法中產(chǎn)生。例如，在利用導(dǎo)電性物質(zhì)的膜對(duì)在半導(dǎo)體基板上形成的連接孔填埋而形成導(dǎo)電性的連接孔(所謂的塞孔)之際，存在就在塞孔中形成空隙的情況。因此，如日本特開(kāi)2003－142484號(hào)公報(bào)所記載那樣提出了如下方法：為了抑制該空隙的產(chǎn)生，在利用導(dǎo)電性物質(zhì)對(duì)連接孔進(jìn)行填埋之際，通過(guò)反復(fù)進(jìn)行利用凹蝕將在連接孔的上部形成的導(dǎo)電性物質(zhì)的懸垂形狀部去除的工序，形成空隙受到抑制的導(dǎo)電性連接孔(所謂的塞孔)。

然而，在日本特開(kāi)2003－142484號(hào)公報(bào)所記載的結(jié)構(gòu)中，存在如下問(wèn)題：必須利用不同的裝置進(jìn)行導(dǎo)電性物質(zhì)的膜的成膜和凹蝕，裝置間的基板的輸送、各裝置內(nèi)的處理?xiàng)l件的穩(wěn)定化需要時(shí)間，因此，無(wú)法提高生產(chǎn)率。為了解決該問(wèn)題，如日本特開(kāi)2015－19075號(hào)公報(bào)所記載那樣提出了在旋轉(zhuǎn)臺(tái)式的ALD裝置中在現(xiàn)場(chǎng)(in-situ)實(shí)施高速的V字蝕刻處理功能的成膜裝置和成膜方法。

根據(jù)該日本特開(kāi)2015－19075號(hào)公報(bào)所記載的結(jié)構(gòu)，能夠減少空隙的產(chǎn)生且以高生產(chǎn)率對(duì)在基板形成的凹部進(jìn)行填埋。

然而，在對(duì)在基板形成的電路圖案的凹部進(jìn)行填埋、進(jìn)一步進(jìn)行蝕刻時(shí)，若凹部的形狀太復(fù)雜，則與平坦部相比較，表面積明顯增大，因此，在電路圖案的復(fù)雜的部位和幾乎沒(méi)有形成電路圖案的平坦部，表面積產(chǎn)生較大的差。在這樣的情況下，在成膜后進(jìn)行蝕刻之際，在由于負(fù)載現(xiàn)象(日文：ローディング現(xiàn)象)而表面積較大的區(qū)域中，蝕刻氣體被大量消耗，而在表面積較小的平坦部，蝕刻氣體的消耗較少就足夠，蝕刻氣體的供給量相對(duì)于基板整個(gè)面是大致均勻的，因此，在電路圖案復(fù)雜的部位，蝕刻速度變低，在電路圖案簡(jiǎn)單的部位，蝕刻速度就變高，存在無(wú)法良好地保持蝕刻的面內(nèi)均勻性的情況。另外，這樣的現(xiàn)象不僅在蝕刻中產(chǎn)生，而且可在產(chǎn)生負(fù)載現(xiàn)象的所有基板處理中產(chǎn)生。