[發明專利]層疊體和聯合體以及半導體裝置的制造方法

有效

• 申請號: 201610959486.0
• 申請日: 2016-11-03
• 公開（公告）號: CN106696408B
• 公開（公告）日: 2021-04-13
• 發明（設計）人: 木村龍一;高本尚英
• 申請（專利權）人: 日東電工株式會社
• 主分類號: B32B27/06
• 分類號: B32B27/06;B32B27/20;B32B27/08;B32B27/36;B32B7/06;B32B7/12;B32B3/04;B32B33/00;H01L21/683;C08J7/04;C09D161/06;C09D163/00;C09D133/08;C09D7/40
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙) 11277
• 代理人: 劉新宇;李茂家

本發明涉及層疊體和聯合體以及半導體裝置的制造方法，本發明提供能夠減少切割時在芯片側面產生的龜裂的層疊體等。本發明涉及包括切割片和半導體背面保護薄膜的層疊體。切割片包括基材層和配置在基材層上的粘合劑層。半導體背面保護薄膜配置在粘合劑層上。固化后的半導體背面保護薄膜的拉伸儲能模量在23℃～80℃全部范圍下為1GPa以上。

技術領域

本發明涉及層疊體、聯合體和半導體裝置的制造方法。

背景技術

半導體背面保護薄膜承擔抑制半導體晶圓的翹曲的作用、保護背面的作用等。

已知一體化地處理半導體背面保護薄膜和切割片的方法。例如，在固定在切割片上的半導體背面保護薄膜上固定半導體晶圓，通過切割而形成包括芯片和切割后半導體背面保護薄膜的組合，從切割片上剝離組合的方法。

現有技術文獻

專利文獻

專利文獻1：日本特開2010-199541號公報

發明內容

發明要解決的問題

在上述的方法中，有時因刀片切割時的沖擊、摩擦而在芯片側面出現龜裂。需要減少芯片側面的龜裂(側壁碎裂：sidewall chipping)。其原因在于龜裂有使外觀變差、使可靠性降低的擔心。

本發明的目的之一在于提供能夠減少切割時在芯片側面產生的龜裂的層疊體。本發明的目的之一在于提供能夠減少切割時在芯片側面產生的龜裂的聯合體。本發明的目的之一在于提供能夠減少切割時在芯片側面產生的龜裂的半導體裝置的制造方法。

用于解決問題的方案

本發明涉及包括切割片和半導體背面保護薄膜的層疊體。切割片包括基材層和配置在基材層上的粘合劑層。半導體背面保護薄膜配置在粘合劑層上。固化后的半導體背面保護薄膜的拉伸儲能模量在23℃～80℃全部范圍下為1GPa以上。由于為1GPa以上，所以能夠減少切割時在芯片側面產生的龜裂。

本發明還涉及包括剝離襯墊和配置在剝離襯墊上的層疊體的聯合體。

本發明還涉及半導體裝置的制造方法，所述半導體裝置的制造方法包括如下工序：在層疊體的半導體背面保護薄膜上固定半導體晶圓的工序(A)；在工序(A)之后使半導體背面保護薄膜固化的工序(B)；在工序(B)之后，通過對固定在半導體背面保護薄膜上的半導體晶圓進行切割，從而形成組合的工序(C)和從切割片上剝離組合的工序(D)。組合包括半導體芯片和固定在半導體芯片上的切割后半導體背面保護薄膜。本發明的半導體裝置的制造方法能夠減少切割時在芯片側面產生的龜裂。其原因在于：固化后的半導體背面保護薄膜的拉伸儲能模量在23℃～80℃全部范圍下為1GPa以上，在工序(B)(使半導體背面保護薄膜固化的工序)之后對半導體晶圓進行切割。

附圖說明

圖1是聯合體的平面示意圖。

圖2是聯合體的一部分的截面示意圖。

圖3是半導體裝置的制造工序的截面示意圖。

圖4是半導體裝置的制造工序的截面示意圖。

圖5是半導體裝置的制造工序的截面示意圖。

圖6是變形例1中的層疊體的截面示意圖。

圖7是層疊體和固定在層疊體上的晶圓截面示意圖，示出了切割刀片的切口深度。

圖8是實施例中的組合(包括硅芯片和切割后半導體背面保護薄膜)的側面圖，示出了裂紋的深度。

附圖標記說明