[發明專利]一種半導體器件及其制作方法、電子裝置

有效

• 申請號: 201610947975.4
• 申請日: 2016-10-24
• 公開（公告）號: CN107993978B
• 公開（公告）日: 2020-08-28
• 發明（設計）人: 鄭二虎
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L27/11517
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;張建

本發明提供一種半導體器件及其制作方法、電子裝置，該制作方法包括下述步驟：提供半導體襯底，在所述半導體襯底上形成器件結構；在所述器件結構的表面上形成間隙壁，所述間隙壁和所述器件結構在水平方向上各處的總寬度均大于所述器件結構的最大寬度；對所述間隙壁在水平方向上超出所述器件結構最大寬度的部分進行改性處理；去除所述間隙壁經過改性處理的部分，以使剩余的間隙壁和器件結構形成垂直剖面。該制作方法可以采用反轉自對準接觸工藝形成NOR的接觸孔，使接觸孔具有垂直剖面，同時避免接觸孔存在脆弱點而導致漏電流。該半導體器件和電子裝置具有類似的優點。

技術領域

本發明涉及半導體技術領域，具體而言涉及一種半導體器件及其制作方法、電子裝置。

背景技術

隨著半導體制程技術的發展，接觸孔(contact)的尺寸越來越小，對于28nm及以下技術節點，需要使用自對準接觸(self-aligned-contact，簡稱為SAC)。SAC工藝過程如圖1A和圖1B所示，在半導體襯底100上形成柵極氧化層101、柵極102和硬掩膜層103組成的柵極疊層，在柵極疊層的側壁上形成間隙壁和蝕刻停止層104，然后形成層間介電層105，然后在層間介電層105上形成光刻膠層106，光刻膠層106定義出接觸孔的圖案，然后以光刻膠層106為掩膜蝕刻層間介電層105形成接觸孔107，在蝕刻過程中沿柵極疊層自對準進行并停止在硬掩膜層103和間隙壁104上，接觸孔寬度由柵極間距限定而不是光刻膠層106，因此光刻膠層106的圖案相比接觸孔107可以具有較大尺寸，也即采用目前的光刻技術即可獲得更小尺寸的接觸孔。

對于NOR(“或非”型電子邏輯門)型快閃存儲器其接觸孔制作分為SAC工藝和反轉SAC工藝(reverse SAC)，SAC工藝的示意性版圖如圖2A所示，其光刻膠層PR遮蔽不用于形成接觸孔的區域，然后以PR為掩膜通過自對準工藝即可形成漏極接觸和源極接觸，然而由于漏極接觸為孔狀，源極接觸為溝槽狀，且NOR器件的接觸孔密度很大，因此在刻蝕存在嚴重的負載(loading)問題，非常難控制。為此開發了反轉SAC工藝，如圖2B所示，其光刻膠層PR遮蔽有源區以及漏極接觸和源極接觸區域，只暴露字線方向漏極接觸之間的區域，然后以PR為掩膜通過自對準工藝刻蝕在漏極接觸之間的區域形成孔，然后向該孔填充隔離材料，隨后通過濕法工藝去除層間介電層，在該過程由于只刻蝕形成孔狀結構，且圖形密度相對SAC工藝大大減少，因此可以獲得良好的蝕刻結果。

然而，由于深寬比較高，接觸孔底部一般形成錐形剖面，并且在填充隔離材料時易形成氧化物，從而導致最終的接觸孔存在脆弱點(weak point)，進而引起漏電流。因此，需要提出一種新的半導體器件的制作方法，以解決上述問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

針對現有技術的不足，本發明提出一種半導體器件的制作方法，可以采用反轉自對準接觸工藝形成NOR的接觸孔，使接觸孔具有垂直剖面，同時避免接觸孔存在脆弱點而導致漏電流。

本發明一方面提供一種半導體器件的制作方法，其包括下述步驟：提供半導體襯底，在所述半導體襯底上形成器件結構；在所述器件結構的表面上形成間隙壁，所述間隙壁和所述器件結構在水平方向上各處的總寬度均大于所述器件結構的最大寬度；對所述間隙壁在水平方向上超出所述器件結構最大寬度的部分進行改性處理；去除所述間隙壁經過改性處理的部分，以使剩余的間隙壁和器件結構形成垂直剖面。

進一步地，所述間隙壁采用氮化硅材料。

進一步地，通過H₂或He等離子體處理實現所述改性處理。

進一步地，通過氫氟酸去除所述間隙壁經過改性處理的部分。