[發明專利]電子封裝件及其制法

有效

• 申請號: 201610947590.8
• 申請日: 2016-10-26
• 公開（公告）號: CN107958894B
• 公開（公告）日: 2019-12-17
• 發明（設計）人: 陳彥亨;江政嘉
• 申請（專利權）人: 矽品精密工業股份有限公司
• 主分類號: H01L23/552
• 分類號: H01L23/552
• 代理公司: 11314 北京戈程知識產權代理有限公司
• 代理人: 程偉;王錦陽

一種電子封裝件及其制法，包括：承載結構、設于該承載結構上的電子元件與屏蔽件、形成于該承載結構上以包覆該電子元件與該屏蔽件的包覆層、形成于該包覆層上并電性連接該屏蔽件的金屬層、以及位于該包覆層側面的對位件，使該電子元件外圍覆蓋有屏蔽件與金屬層，避免該電子元件受外界的電磁干擾。

技術領域

本發明有關一種封裝技術，尤指一種半導體封裝件及其制法。

背景技術

隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。為了滿足電子封裝件微型化(miniaturization)的封裝需求，發展出晶圓級封裝（Wafer LevelPackaging，簡稱WLP）的技術。

圖1A至圖1E為現有晶圓級半導體封裝件1的制法的剖面示意圖。

如圖1A所示，形成一熱化離形膠層（thermal release tape）100于一承載件10上；接著，置放多個半導體元件11于該熱化離形膠層100上，該些半導體元件11具有相對的作用面11a與非作用面11b，各該作用面11a上均具有多個電極墊110，且各該作用面11a黏著于該熱化離形膠層100上。

如圖1B所示，形成一封裝膠體14于該熱化離形膠層100上，以包覆該半導體元件11。

如圖1C所示，烘烤該封裝膠體14，同時硬化該熱化離形膠層100，而移除該熱化離形膠層100與該承載件10，以外露出該半導體元件11的作用面11a。

如圖1D所示，形成一線路結構16于該封裝膠體14與該半導體元件11的作用面11a上，令該線路結構16電性連接該電極墊110。接著，形成一絕緣保護層18于該線路結構16上，且該絕緣保護層18外露該線路結構16的部分表面，以供結合如焊球的導電元件17。

如圖1E所示，沿如圖1D所示的切割路徑L進行切單制程，以獲取多個半導體封裝件1。

然而，現有半導體封裝件1于運作時，因其不具有用于防止電磁干擾（Electromagnetic interference，簡稱EMI）的屏蔽(shielding)結構，故該半導體元件11容易遭受到外界的電磁干擾(EMI)，導致該半導體封裝件1的電性運作功能不正常，因而影響整體該半導體封裝件1的電性效能。

因此，如何克服上述現有技術的種種問題，實已成目前亟欲解決的課題。

發明內容

鑒于上述現有技術的缺失，本發明提供一種電子封裝件及其制法，以避免電子元件受外界的電磁干擾。

本發明的電子封裝件，包括：承載結構；電子元件，其設于該承載結構上；屏蔽件，其設于該承載結構上；包覆層，其形成于該承載結構上，以令該包覆層包覆該電子元件與該屏蔽件；金屬層，其形成于該包覆層上并電性連接該屏蔽件；以及對位件，其位于該包覆層的側面。

本發明還提供一種電子封裝件的制法，包括：設置電子元件、屏蔽件與對位件于一承載結構上；形成包覆層于該承載結構上，以令該包覆層包覆該電子元件與屏蔽件，且令該對位件外露于該包覆層；以及形成金屬層于該包覆層上，且令該金屬層電性連接該屏蔽件。

前述的制法中，該對位件為盒體。

前述的制法中，該對位件具有外露于該包覆層的容置空間，以作為對位基準。還包括移除該包覆層的部分材質及該對位件的部分材質，使該容置空間外露于該包覆層。

前述的電子封裝件及其制法中，該電子元件電性連接該承載結構。

前述的電子封裝件及其制法中，該屏蔽件電性連接該承載結構。

前述的電子封裝件及其制法中，該屏蔽件外露于該包覆層，例如，通過該對位件作為對位基準，以于該包覆層中形成外露該屏蔽件的凹部，因此，該金屬層延伸至該凹部中，以接觸該屏蔽件。