[發明專利]半導體器件

有效

• 申請號: 201610946885.3
• 申請日: 2016-10-26
• 公開（公告）號: CN107993997B
• 公開（公告）日: 2020-06-16
• 發明（設計）人: 邱進添;H.塔基亞;G.辛格;于翔;廖致欽
• 申請（專利權）人: 晟碟信息科技（上海）有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L23/495;H01L23/52;H01L23/538
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邱軍

本技術涉及一種半導體器件。該半導體器件包含：多個裸芯，上下疊置，多個裸芯中的每一個包含第一主表面和在第一主表面上的IO導電圖案，IO導電圖案延伸到實質垂直于第一主表面的輔表面，以形成輔表面上的至少一個IO電接觸，其中多個裸芯對齊，使得全部裸芯的對應的輔表面相對于彼此實質上共平面，以形成共同的平坦側壁，以及多個IO布線跡線，形成在側壁之上并且從側壁至少部分地間隔開。多個IO布線跡線沿側壁上的第一方向彼此間隔開，并且IO布線跡線中的每一個電連接到相應的IO電接觸，并且在側壁上在第二方向上延伸，第二方向實質垂直于第一方向。

技術領域

本技術涉及一種半導體器件。

背景技術

對于便攜式消費電子產品需求的強勢增長正在驅動對于高容量儲存部件的需求。半導體存儲器部件(例如閃速存儲器儲存卡)正變得被廣泛使用，以迎合數字信息儲存和交換日益增長的需求。它們的便攜性、多功能性和堅固設計，以及它們的高可靠性和大容量，已使這樣的存儲器部件理想地使用在多種多樣的電子產品部件中，包括例如數字相機、數字音樂播放器、視頻游戲機、PDA和移動電話。

盡管各種封裝體配置是已知的，閃速存儲器儲存卡典型地被制造為單封裝體系統(SiP)或多芯片模塊(MCM)，其中多個裸芯安裝并且互連到基板上。基板包含剛性的介電基部和施加并構圖在其一面或兩面上的導電層。電連接(例如引線建合體或硅通孔(TSV))形成在裸芯上的導電墊與基板上的導電層之間，用以裸芯，之間以及裸芯和基板之間的互連。電連接建立之后，組裝件典型地被包裹在模塑料中，提供對于環境的保護。的

為提高半導體器件的IO速度和IO可靠性，用于數據輸入和輸出(IO)的電連接被分組為多個IO通道，從而在諸IO通道中分配IO通量。IO通道的增加典型地需要顯著增加電連接。例如，包含4個堆疊的裸芯的DDR高帶寬存儲器(HBM)器件配置為TSV電連接則需要多于一千的IO引腳，以實現16個IO通道。這樣IO引腳的大量增加可能復雜化相應半導體器件的電路設計，并且造成實現具有多IO通道的半導體器件困難。

發明內容

附圖說明

圖1A至1C分別是根據本技術實施例的半導體器件的示意透視圖、示意正視圖和沿圖1B中的線C-C’取的示意截面圖。

圖2是示出根據本技術實施例的半導體器件制造方法的流程圖。

圖3A至圖3C是示出根據本技術實施例的半導體器件制造方法的不同步驟的示意透視圖。

圖4A至圖4C是根據本技術另一實施例的半導體器件的示意透視圖、示意正視圖和沿圖4B的線C-C’所取的示意截面圖。

圖5A和圖5B是根據本技術另一實施例的半導體器件的示意透視圖和示意正視圖。

圖6A和圖6B是根據本技術另一實施例的半導體器件的示意透視圖和示意正視圖。

圖7A和圖7B是根據本技術另一實施例的半導體器件的示意透視圖和示意正視圖。

圖8是根據本技術另一實施例的半導體器件的示意透視圖。

圖9A至圖9C是示出根據本技術另一實施例的半導體器件的制造方法不同階段的示意圖。

圖10A至圖10C是示出根據本技術的第三實施例的半導體器件的第二制造方法不同階段的示意圖。

圖11是示出根據本技術實施例形成裸芯堆疊體的側壁上的導電圖案的方法的流程圖。

圖12A至圖16B是示出根據本技術實施例形成裸芯堆疊體的側壁上的導電圖案的方法不同階段的示意圖。

具體實施方式