[發明專利]半導體器件

有效

• 申請號: 201610946885.3
• 申請日: 2016-10-26
• 公開（公告）號: CN107993997B
• 公開（公告）日: 2020-06-16
• 發明（設計）人: 邱進添;H.塔基亞;G.辛格;于翔;廖致欽
• 申請（專利權）人: 晟碟信息科技（上海）有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L23/495;H01L23/52;H01L23/538
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邱軍

1. 一種半導體器件，包含：

多個裸芯，上下疊置，所述裸芯中的每一個包含第一主表面和在所述第一主表面上的IO導電圖案，所述IO導電圖案延伸到實質垂直于所述第一主表面的輔表面，以形成所述輔表面上的至少一個IO電接觸，其中所述多個裸芯對齊，使得所述多個裸芯的全部裸芯的對應的輔表面相對于彼此實質上共平面，以形成共同的平坦側壁，以及

多個IO布線跡線，形成在所述側壁之上并且從所述側壁至少部分地間隔開，

其中所述多個IO布線跡線沿所述側壁上的第一方向彼此間隔開，并且IO布線跡線中的每一個電連接到相應的IO電接觸，并且在所述側壁上在第二方向上延伸，所述第二方向實質垂直于所述第一方向；

其中所述多個IO布線跡線中的第一IO布線跡線電連接到多個堆疊的裸芯的第一裸芯的IO電接觸，并且所述第一IO布線跡線不電連接到所述多個堆疊的裸芯的第二裸芯的任何IO電接觸；

其中所述IO導電圖案包含從所述側壁間隔開的IO墊，以及從所述IO墊延伸的輸出跡線，所述輸出跡線的一端暴露于所述側壁；

其中所述IO導電圖案的輸出跡線是在垂直于所述側壁的第三方向上延伸的直跡線。

2.如權利要求1所述的半導體器件，其中：

所述第一裸芯包含沿所述側壁的所述第一方向布置的多個第一IO電接觸，且所述第二裸芯包含沿所述側壁的第一方向布置的多個第二IO電接觸，

所述第一裸芯的第一IO電接觸經由在所述側壁上在所述第二方向上延伸的相應第一布線跡線連接，以形成第一IO通道，而所述第二裸芯的第二IO電接觸經由在所述側壁上在所述第二方向上延伸的相應第二布線跡線連接，以形成第二IO通道，所述第二IO通道與所述第二IO通道在所述第一方向上間隔開；

其中所述第一裸芯的輔表面上的所述第一IO電接觸的布置和所述第二裸芯的輔表面上的所述第二IO電接觸的布置實質上相同。

3. 如權利要求1所述的半導體器件，其中所述IO導電圖案包含至少一個IO墊和輸入跡線，所述IO墊設置在所述裸芯的第一主表面上，并且暴露于所述側壁，所述輸入跡線從所述IO墊延伸并且離開所述側壁。

4.如權利要求2所述的半導體器件，其中

所述多個裸芯中的每一個的所述IO電接觸連接到獨立的IO通道。

5.如權利要求1所述的半導體器件，其中

所述多個裸芯對齊，以形成至少兩個共同的平坦側壁；

IO通道分布在所述至少兩個共同的平坦側壁之上，IO通道中的每一個包含暴露于對應的側壁上的IO電接觸，以及形成在所述對應的側壁之上并且從所述對應的側壁間隔開的布線跡線。

6.如權利要求1所述的半導體器件，其中

所述多個裸芯包含多對裸芯，每一對裸芯包含第一裸芯和第二裸芯，所述第二裸芯相對于所述第一裸芯在所述側壁上的第一方向偏移，

所述多個裸芯中的第一裸芯在所述第二方向上對齊，使得所述第一裸芯中的第一IO電接觸在所述第二方向上對齊，并且通過在所述側壁上在所述第二方向延伸的第一布線跡線連接，并且

所述多個裸芯中的第二裸芯在所述第二方向上對齊，使得所述第二裸芯中的第二IO電接觸在所述第二方向上對齊，并且通過在所述側壁上在所述第二方向延伸的第二布線跡線連接。

7.如權利要求1所述的半導體器件，其中所述輸出跡線是階梯跡線，所述階梯跡線包含第一直線段、第二直線段和第三直線段，所述第一直線段在垂直于所述側壁的第三方向上從所述IO墊延伸，所述第三直線段在垂直于所述側壁的第三方向上延伸并且具有暴露于所述側壁的端部，并且所述第三直線段在所述第一方向上從所述第一直線段間隔開，所述第二直線段連接所述第一直線段和第三直線段。

8.如權利要求1所述的半導體器件，其中所述輸出跡線是在傾斜于所述側壁延伸的直線。

9.如權利要求1所述的半導體器件，還包含絕緣層，所述絕緣層形成在側壁上，并且在所述IO布線跡線之下。

10.如權利要求1所述的半導體器件，還包含覆蓋所述布線跡線的保護層。