[發(fā)明專利]混合系統(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 201610940076.1
• 申請(qǐng)日: 2016-11-01
• 公開(kāi)（公告）號(hào): CN107026155A
• 公開(kāi)（公告）日: 2017-08-08
• 發(fā)明（設(shè)計(jì)）人: 張圣明;張峻瑋
• 申請(qǐng)（專利權(quán)）人: 聯(lián)發(fā)科技股份有限公司
• 主分類號(hào): H01L25/18
• 分類號(hào): H01L25/18
• 代理公司: 深圳市威世博知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙)44280
• 代理人: 何青瓦

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體封裝技術(shù)，尤其涉及一種混合系統(tǒng)。

背景技術(shù)

近來(lái)，電子產(chǎn)品趨于具有更高的效率以及更小的體積。因此，持續(xù)地微型化安裝于PCB上的半導(dǎo)體芯片的尺寸，同時(shí)不斷增大PCB上傳送的電子信號(hào)的頻率。

現(xiàn)代的個(gè)人電子設(shè)備，諸如移動(dòng)電話，一般具有高整合度和低功耗設(shè)計(jì)。這些設(shè)備使用SoC(System-on-Chip，片上系統(tǒng))，PoP(Package-on-Package，封裝上封裝或堆疊封裝)以及非易失性NAND(與非門(mén))閃存。SoC將多種功能整合于一個(gè)芯片上，諸如通用處理，加速處理，存儲(chǔ)控制和通信連接。為了滿足普通移動(dòng)設(shè)備嚴(yán)格的功率和空間約束，這些芯片將CPU(Central Processing Unit，中央處理單元)與其他元件組合為單個(gè)緊湊的物理封裝。

一些計(jì)算系統(tǒng)在他們的主存儲(chǔ)器中使用DRAM(Dynamic Random Access Memory，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)IC(Integrated Circuit，集成電路)。如本領(lǐng)域所知，DRAM通過(guò)在每個(gè)記憶單元中的電容上存儲(chǔ)一定數(shù)量的電荷來(lái)存儲(chǔ)邏輯“1”或者邏輯“0”，從而維持信息。

近來(lái)，高密度的LPDDR4(The 4th Generation of Low Power Double Data Rate，第4代低功耗雙倍數(shù)據(jù)速率)DRAM已引入到移動(dòng)平臺(tái)上。為了保證系統(tǒng)性能，存儲(chǔ)控制器的IP(Intellectual Property，知識(shí)產(chǎn)權(quán))提供者通常定義了封裝和PCB設(shè)計(jì)約束以降低產(chǎn)品風(fēng)險(xiǎn)。這些設(shè)計(jì)約束可能會(huì)增加封裝尺寸和LPDDR4PCB的面積，從而提高整個(gè)系統(tǒng)成本。

為了得到更高密度的存儲(chǔ)器，可將更多的DRAM芯片堆疊在PoP SoC中，但是由于更多的DRAM芯片堆疊在PoP SoC中，因此不可避免地增加了PoP SoC的整體高度。在不久的將來(lái)，由于高端產(chǎn)品將變得越來(lái)越薄，因此PoP SoC可能不符合這些高端產(chǎn)品的嚴(yán)格空間約束。對(duì)于MCP(多芯片封裝)產(chǎn)品，當(dāng)前的主流產(chǎn)品為2通道/32位MCP。使用字節(jié)方式(byte-mode)/更小的晶粒可能是得到更高密度的解決方案。但是，字節(jié)方式操作也將限制DRAM重加載CA(Command/Address，指令/地址)信號(hào)的運(yùn)行速度。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明實(shí)施例提供了一種混合系統(tǒng)，可以確保存儲(chǔ)密度的同時(shí)，不用受PoP的高度限制或者遭受MCP字節(jié)方式的速度衰減。

本發(fā)明實(shí)施例提供了一種混合系統(tǒng)，包括：電路板，具有主表面；封裝上封裝，含有底部封裝，安裝于該電路板的該主表面上，以及頂部封裝，堆疊在該底部封裝上，其中，該底部封裝包括：片上系統(tǒng)，以及該頂部封裝包括至少一個(gè)能夠被該片上系統(tǒng)存取的封裝上動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶粒；以及多芯片封裝，直接安裝在該電路板的該主表面上，其中該多芯片封裝包括至少一個(gè)板上動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶粒，能夠被該片上系統(tǒng)經(jīng)由電路板走線來(lái)存取。

其中，該片上系統(tǒng)在該底部封裝中整合了至少一個(gè)中央處理單元和圖像處理單元。

其中，該片上系統(tǒng)包括：存儲(chǔ)控制器，用于從該封裝上動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶粒和該板上動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶粒讀取數(shù)據(jù)，和將數(shù)據(jù)寫(xiě)入該封裝上動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶粒和該板上動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶粒。

其中，該電路板走線為存儲(chǔ)器總線。

其中，該多芯片封裝整合了該板上動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶粒和閃存。

其中，該閃存包括：內(nèi)嵌式多媒體卡或者通用閃存。

其中，該封裝上動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶粒和該板上動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶粒均為易失性存儲(chǔ)器晶粒及均具有雙倍數(shù)據(jù)速率架構(gòu)。

其中，該封裝上動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶粒為第四代低功耗雙倍數(shù)據(jù)速率存儲(chǔ)器晶粒，并且該板上動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶粒為第四代雙倍數(shù)據(jù)速率存儲(chǔ)器晶粒。

其中，該封裝上動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶粒沒(méi)有延遲鎖相環(huán)，并且該板上動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶粒具有至少一個(gè)延遲鎖相環(huán)。

其中，該封裝上動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶粒和該板上動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶粒分別電性連接至的用于指令和地址的信號(hào)引腳的數(shù)量不同。

其中，該封裝上動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶粒和該板上動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶粒具有不同的用于輸入和輸出的電源電壓。

本發(fā)明實(shí)施例的有益效果是：

本發(fā)明實(shí)施例的混合系統(tǒng)，整合了PoP和MCP，因此在確保存儲(chǔ)密度的同時(shí)，能夠不用受PoP的高度限制或者遭受MCP字節(jié)方式的速度衰減。