[發明專利]邏輯半導體器件

有效

• 申請號: 201610939502.X
• 申請日: 2016-10-24
• 公開（公告）號: CN106876365B
• 公開（公告）日: 2021-05-04
• 發明（設計）人: R.阿茲馬特;S.威克;金秀賢;樸哲弘;林載炯
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L23/528
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 翟然

1.一種邏輯半導體器件，包括：

多個有源圖案，在水平方向上延伸并且在垂直方向上彼此間隔開；

隔離層，限定所述有源圖案；

多個柵極圖案，在所述有源圖案和所述隔離層上在所述垂直方向上延伸，所述柵極圖案在所述水平方向上彼此間隔開；

多個下配線，在所述柵極圖案上方在所述水平方向上延伸；

多個上配線，在所述下配線上方在所述垂直方向上延伸；以及

貫穿接觸，連接所述上配線中的至少一個上配線以及所述柵極圖案中的至少一個柵極圖案，所述貫穿接觸從所述上配線的底表面延伸到相對于所述有源圖案的所述下配線之一的底表面之下的位置。

2.如權利要求1所述的邏輯半導體器件，還包括在所述柵極圖案上的柵極接觸。

3.如權利要求2所述的邏輯半導體器件，其中所述貫穿接觸直接接觸所述上配線的所述底表面以及所述柵極接觸的頂表面。

4.如權利要求2所述的邏輯半導體器件，還包括電連接到所述有源圖案的鄰近于所述柵極圖案的上部分的有源接觸。

5.如權利要求4所述的邏輯半導體器件，其中相對于所述有源圖案的所述有源接觸以及所述柵極接觸的頂表面彼此共面。

6.如權利要求4所述的邏輯半導體器件，其中所述有源接觸電連接到所述下配線之一。

7.如權利要求4所述的邏輯半導體器件，還包括：

第一接觸，連接所述有源接觸與所述下配線之一；以及

第二接觸，連接所述下配線中的至少一個與所述上配線中的至少一個。

8.如權利要求1所述的邏輯半導體器件，其中所述上配線的每個交疊所述柵極圖案的每個。

9.如權利要求8所述的邏輯半導體器件，其中所述下配線交疊所述有源圖案。

10.如權利要求9所述的邏輯半導體器件，其中所述下配線不交疊所述隔離層的在所述有源圖案之間的一部分。

11.一種邏輯半導體器件，包括：

多個有源圖案，在水平方向上延伸并且在垂直方向上彼此間隔開；

隔離層，限定所述有源圖案；

在所述有源圖案和所述隔離層上在所述垂直方向上延伸的多個柵極圖案，所述柵極圖案在所述水平方向上彼此間隔開；

多個下配線，在所述柵極圖案上方在所述水平方向上延伸；

絕緣阻擋物，將所述下配線中的至少一個下配線劃分為多個段；和

多個上配線，在所述下配線上方在所述垂直方向上延伸。

12.如權利要求11所述的邏輯半導體器件，其中所述邏輯半導體器件包括第一區域、第二區域和第三區域，

其中所述有源圖案設置在所述第一區域和所述第三區域中，所述隔離層的在所述有源圖案之間的一部分在所述第二區域中被暴露，

其中所述下配線包括分別設置在所述第一區域、所述第二區域和所述第三區域中的第一下配線、第二下配線和第三下配線。

13.如權利要求12所述的邏輯半導體器件，其中所述第一下配線是多個第一下配線之一并且所述第三下配線是多個第三下配線之一，其中所述多個第一下配線或者所述多個第三下配線分別設置在所述第一區域或者所述第三區域中，

所述第二下配線包括在所述第二區域中的單個第二下配線。

14.如權利要求13所述的邏輯半導體器件，其中所述第二下配線具有大于所述第一下配線和所述第三下配線的每個的寬度的寬度。

15.如權利要求12所述的邏輯半導體器件，其中所述至少一個下配線包括所述第二下配線。