[發明專利]一種絕緣柵雙極晶體管

在審

• 申請號: 201610933819.2
• 申請日: 2016-10-31
• 公開（公告）號: CN108022971A
• 公開（公告）日: 2018-05-11
• 發明（設計）人: 朱江
• 申請（專利權）人: 朱江
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L29/06
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明提供一種絕緣柵雙極晶體管，在P+發射區與N型基區之間設置導電材料區或金屬，以此控制降低器件導通時N型基區少子的數量，實現在厚襯底片上抑制絕緣柵雙極晶體管背部P型發射區的少子注入，提高器件高頻特性。

技術領域

本發明涉及到一種絕緣柵雙極晶體管。

背景技術

絕緣柵雙極晶體管(Insulated Gate Bipolar Transistor,簡稱IGBT)是一種集金屬氧化物半導體場效應管(MOSFET)的柵電極電壓控制特性和雙極晶體管(BJT)的低導通電阻特性于一身的半導體功率器件，具有電壓控制、輸入阻抗大、驅動功率小、導通電阻小、開關損耗低及工作頻率高等特性，是比較理想的半導體功率開關器件，有著廣闊的發展和應用前景。

為了控制絕緣柵雙極晶體管背部P型發射區的少子注入，人們提出了進行背部減薄，在N型基區背部注入形成薄輕摻雜P型發射區，以此降低少子注入，但同時芯片過薄，給制造工藝控制帶來困難。

發明內容

本發明提供一種類絕緣柵雙極晶體管。

一種絕緣柵雙極晶體管，其特征在于：N型基區，由N型半導體材料構成；P型基區、N型集電區、柵氧化層和柵極介質，位于N型基區上方；導電材料區，位于N型基區下部，為高濃度雜質摻雜的多晶硅或無定形硅，導電材料包括為P型導電雜質摻雜、N型導電雜質摻雜或者下部為P型導電雜質摻雜上部為N型導電雜質摻雜；襯底P+發射區，位于導電材料區下部，為P型半導體材料構成，為高濃度雜質摻雜。所述的導電材料區與N型基區形成的冶金結包括位于N型基區內。所述的N型基區到襯底P+發射區之間包括設置多個溝槽，溝槽側壁設置絕緣層，溝槽內設置N型基區和襯底P+發射區形成的PN結。本發明的絕緣柵雙極晶體管通過在襯底P+發射區和N型基區之間設置導電材料區多晶硅或無定形硅，當導電材料區為N型導電雜質摻雜多晶硅或無定形硅，導電材料區復合少子，控制降低N型基區少子的數量，當導電材料區為P型導電雜質摻雜多晶硅或無定形硅，導電材料區與N型基區形成多晶硅或無定形硅PN結，或者形成輕摻雜P型發射區的PN結，控制降低N型基區少子的數量；本發明實現在厚襯底片上，抑制了絕緣柵雙極晶體管背部P型發射區的少子注入，提高器件高頻特性。

一種絕緣柵雙極晶體管，其特征在于：N型基區，由N型半導體材料構成；P型基區、N型集電區、柵氧化層和柵極介質，位于N型基區上方；導電材料區，位于N型基區下部，為高濃度雜質摻雜的多晶硅或無定形硅，下部為N型雜質摻雜，上部為P型雜質摻雜；襯底N+型區，位于導電材料區下部，為N型半導體材料構成，為高濃度雜質摻雜。所述的導電材料區與N型基區形成的冶金結包括位于導電材料區中、接觸面或N型基區中。N型基區到襯底N+區之間可以設置多個溝槽，溝槽側壁設置絕緣層，溝槽內設置N型半導體材料。本發明的絕緣柵雙極晶體管通過在襯底N+型區和N型基區之間設置導電材料區多晶硅或無定形硅，導電材料區與襯底N+型區形成準歐姆接觸，導電材料區與N型基區形成多晶硅或無定形硅PN結，或者形成輕摻雜P型發射區的PN結，以此實現在厚襯底片上抑制了絕緣柵雙極晶體管背部P型發射區的少子注入，提高器件高頻特性。

一種絕緣柵雙極晶體管，其特征在于：N型基區，由N型半導體材料構成；P型基區、N型集電區、柵氧化層和柵極介質，位于N型基區上方；襯底P+發射區，位于N型基區下部，為P型半導體材料構成，為高濃度雜質摻雜；多個金屬區，為金屬，位于襯底P+發射區和N型基區之間部分區域，金屬區側壁包括設置絕緣層，金屬區與N型基區形成歐姆接觸或肖特基勢壘結。本發明的絕緣柵雙極晶體管通過在襯底P+發射區和N型基區之間設置金屬，形成金屬與N型基區之間的歐姆接觸或肖特基結，以此控制襯底P+發射區的面積和導通電流，實現在厚襯底片上抑制了絕緣柵雙極晶體管背部P型發射區的少子注入，提高器件高頻特性。