[發明專利]半導體器件及其制造方法

有效

• 申請號: 201610919834.1
• 申請日: 2016-10-21
• 公開（公告）號: CN107017297B
• 公開（公告）日: 2020-05-01
• 發明（設計）人: 陳蕙祺;沈香谷;葉震亞
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/768;H01L21/28;H01L21/336
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

一種半導體器件包含設置在襯底上且在第一方向上延伸的第一柵極結構。第一柵極結構包含第一柵電極、設置在第一柵電極上方的第一覆蓋絕緣層、設置在第一柵電極和第一覆蓋絕緣層的相對側面上的第一側壁間隔件和設置在第一側壁間隔件上方的第二側壁間隔件。半導體器件還包含形成于第一覆蓋絕緣層、第一側壁間隔件和第二側壁間隔件上方的第一保護層。在沿著垂直于第一方向的第二方向的截面中，第一保護層具有擁有頭部和兩個腿部的π形狀。本發明實施例涉及半導體器件及其制造方法。

技術領域

本發明實施例涉及一種半導體器件和用于制造半導體器件的方法，并且更具體地，涉及一種結構和一種位于源極/漏極區上方的自對準接觸結構的制造方法。

背景技術

隨著半導體器件的尺寸的縮小，自對準接觸(SAC)件被廣泛用于制造，例如，靠近場效應晶體管(FET)中的柵極結構布置的源極/漏極(S/D)接觸件。通常，通過圖案化層間介電(ILD)層的方式制造SAC，其中，通過該方式在具有側壁間隔件的柵極結構的上方形成了接觸蝕刻停止層(CESL)。ILD層的初始蝕刻在CESL處停止，然后，蝕刻CESL以形成SAC。由于器件密度增加(即，半導體器件的尺寸縮小)，側壁間隔件的厚度變得更薄，從而可能會導致S/D接觸件和柵電極之間的短路。因此，需要提供SAC結構以及S/D接觸件和柵電極之間具有改良電隔離的制造工藝。

發明內容

根據本發明的一些實施例，提供了一種制造半導體器件的方法，所述方法包括：在襯底的上方形成第一柵極結構，所述第一柵極結構包含第一柵電極、設置在所述第一柵電極上方的第一覆蓋絕緣層、設置在所述第一柵電極和所述第一覆蓋絕緣層的相對側面上的第一側壁間隔件，和設置在所述第一側壁間隔件上的第二側壁間隔件，所述第一柵極結構在第一方向上延伸；形成第一源極/漏極區；在所述第一源極/漏極區的上方形成第一絕緣層；在形成所述第一絕緣層之后，凹進所述第一覆蓋絕緣層和所述第二側壁間隔件，并凹進所述第一側壁間隔件，從而形成第一凹進空間；并且在所述第一凹進空間中形成第一保護層，其中：在沿著垂直于所述第一方向的第二方向的截面中，所述第一凹進空間具有擁有頭部和兩個腿部的π形狀，所述頭部位于所述第一覆蓋絕緣層和所述第二側壁間隔件之上，所述腿部位于所述第一側壁間隔件之上，并且在沿著所述第二方向的截面中，所述第一保護層具有擁有頭部和兩個腿部的π形狀。

根據本發明的另一些實施例，還提供了一種用于制造半導體器件的方法，所述方法包括：在襯底上方形成第一柵極結構和第二柵極結構，所述第一柵極結構包含第一柵電極、設置在所述第一柵電極上方的第一覆蓋絕緣層、設置在所述第一柵電極和所述第一覆蓋絕緣層的相對側面上的第一側壁間隔件和設置在所述第一側壁間隔件上的第一蝕刻停止層，所述第二柵極結構包含第二柵電極、設置在所述第二柵電極上方的第二覆蓋絕緣層、設置在所述第二柵電極和所述第二覆蓋絕緣層的相對側面上的第二側壁間隔件和設置在所述第一側壁間隔件上的第二蝕刻停止層，其中，所述第一柵極結構和第二柵極結構在第一方向上延伸；在所述第一柵極結構和所述第二柵極結構之間的區域中形成第一源極/漏極區；在所述第一源極/漏極區的上方且在所述第一柵極結構和所述第二柵極結構件之間形成第一絕緣層；在形成所述第一絕緣層之后，凹進所述第一覆蓋絕緣層和所述第二覆蓋絕緣層以及所述第一蝕刻停止層和所述第二蝕刻停止層，并且凹進所述第一側壁間隔件和所述第二側壁間隔件，從而在所述第一柵電極之上形成第一凹進空間，并在所述第二柵電極之上形成第二凹進空間；以及在所述第一凹進空間中形成第一保護層，并在所述第二凹進空間中形成第二保護層，其中：在沿著垂直于所述第一方向的第二方向的截面中，每個所述第一凹進空間和所述第二凹進空間分別具有擁有頭部和兩個腿部的π形狀，并且在沿著所述第二方向的截面中，每個所述第一保護層和所述第二保護層分別具有擁有頭部和兩個腿部的π形狀。