[發明專利]n-型FinFET、半導體器件和FinFET的制造方法

有效

• 申請號: 201610915645.7
• 申請日: 2016-10-21
• 公開（公告）號: CN107123675B
• 公開（公告）日: 2022-05-06
• 發明（設計）人: 魏程昶;許嘉麟;陳智城;李顯銘
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336;H01L21/28
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明的實施例提供了鰭式場效應晶體管(FinFET)。FinFET包括襯底、柵極堆疊件和應變層。該襯底具有半導體鰭。柵極堆疊件設置為橫跨半導體鰭。柵極堆疊件包括柵極介電層、功函層和金屬填充層。柵極介電層設置在半導體鰭上。功函層設置在柵極介電層上。金屬填充層位于功函層上方。過濾層設置在功函層和金屬填充層之間以防止或減少擴散原子的穿透。應變層位于柵極堆疊件旁邊。過濾層的材料與功函層的材料和金屬填充層的材料不同。本發明的實施例還涉及n?型FinFET、半導體器件和FinFET的制造方法。

技術領域

本發明的實施例涉及n-型FinFET、半導體器件和FinFET的制造方法。

背景技術

半導體集成電路(IC)工業已經經歷了指數增長。IC材料和設計中的技術進步已經產生了多代IC，其中，每一代都比上一代具有更小和更復雜的電路。在IC演化過程中，功能密度(即，每芯片面積的互連器件的數量)已經普遍增大，而幾何尺寸(即，可以使用制造工藝產生的最小組件(或線))已經減小。這種按比例縮小工藝通常通過提高生產效率和降低相關成本來提供益處。

這種按比例縮小已經增加了處理和制造IC的復雜性，為了實現這些進步，需要IC處理和制造中的類似發展。例如，已經引進諸如鰭式場效應晶體管(FinFET)的三維晶體管來代替平面晶體管。雖然現有的FinFET器件和形成FinFET器件的方法對于它們的預期目的通常已經足夠，但是它們不是在所有方面都已完全令人滿意。

發明內容

本發明的實施例提供了一種n-型FinFET，包括：襯底，具有半導體鰭；柵極堆疊件，橫跨所述半導體鰭，所述柵極堆疊件包括：柵極介電層，位于所述半導體鰭上；功函層，位于所述柵極介電層上；金屬填充層，位于所述功函層上方；和過濾層，位于所述功函層和所述金屬填充層之間以防止或減少擴散原子的穿透，其中，所述過濾層的材料與所述功函層的材料和所述金屬填充層的材料不同；以及應變層，位于所述柵極堆疊件旁邊。

本發明的另一實施例提供了一種半導體器件，包括：襯底，具有位于所述襯底的第一區域中的第一半導體鰭和位于所述襯底的第二區域中的第二半導體鰭；p-型FinFET，位于所述第一區域中，包括：第一柵極堆疊件，橫跨所述第一半導體鰭，包括位于第一功函層和第一金屬填充層之間的第一過濾層以防止或減少所述p-型FinFET中的擴散原子的穿透；和第一應變層，位于所述第一柵極堆疊件旁邊；以及n-型FinFET，位于所述第二區域中，包括：第二柵極堆疊件，橫跨所述第二半導體鰭，包括位于第二功函層和第二金屬填充層之間的第二過濾層以防止或減少所述n-型FinFET中的擴散原子的穿透；和第二應變層，位于所述第二柵極堆疊件旁邊。

本發明的又一實施例提供了一種制造FinFET的方法，包括：提供具有半導體鰭的襯底；形成橫跨所述半導體鰭的柵極堆疊件，包括：在所述半導體鰭上形成柵極介電層；在所述柵極介電層上形成功函層；在所述功函層上形成過濾層以防止或減少擴散原子的穿透；在所述過濾層上形成金屬填充層，其中，所述過濾層的材料與所述金屬填充層的材料不同；和在所述柵極堆疊件旁邊形成應變層。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應該指出，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1是根據一些實施例的示出用于制造半導體器件的流程圖。

圖2A至圖2H是根據一些實施例的用于制造半導體器件的方法的截面圖。

圖3A至圖3B是根據可選實施例的用于制造半導體器件的方法的截面圖。

具體實施方式