[發明專利]n-型FinFET、半導體器件和FinFET的制造方法

有效

• 申請號: 201610915645.7
• 申請日: 2016-10-21
• 公開（公告）號: CN107123675B
• 公開（公告）日: 2022-05-06
• 發明（設計）人: 魏程昶;許嘉麟;陳智城;李顯銘
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336;H01L21/28
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種n-型FinFET器件，包括：

襯底，具有第一區域和第二區域、位于所述第一區域中的第一半導體鰭和位于所述第二區域中的第二半導體鰭；

摻雜區域，位于所述第一半導體鰭的頂面中，其中，所述摻雜區域包括與所述n-型FinFET的導電類型相同的n-型摻雜劑；

位于所述第一區域中的第一n-型FinFET，所述第一n-型FinFET包括橫跨所述第一半導體鰭的第一柵極堆疊件，所述第一柵極堆疊件包括：

第一柵極介電層，位于所述第一半導體鰭上，并且與所述摻雜區域接觸；

第一功函層，位于所述第一柵極介電層上；

第一金屬填充層，位于所述第一功函層上方；和

第一過濾層，位于所述第一功函層和所述第一金屬填充層之間并與所述第一功函層和所述第一金屬填充層接觸以防止或減少擴散原子的穿透，其中，所述第一過濾層的材料與所述第一功函層的材料和所述第一金屬填充層的材料不同；

位于所述第二區域中的第二n-型FinFET，所述第二n-型FinFET包括橫跨所述第二半導體鰭的第二柵極堆疊件，所述第二柵極堆疊件包括：

第二柵極介電層，位于所述第二半導體鰭上；

第二功函層，位于所述第二柵極介電層上；

第二金屬填充層，位于所述第二功函層上方；和

第二過濾層，位于所述第二功函層和所述第二金屬填充層之間并與所述第二功函層和所述第二金屬填充層接觸以防止或減少擴散原子的穿透；其中，所述第一n-型FinFET的第一閾值電壓高于所述第二n-型FinFET的第二閾值電壓，并且所述第一過濾層的第一厚度小于所述第二過濾層的第二厚度；以及

第一應變層和第二應變層，分別位于所述第一柵極堆疊件旁邊和所述第二柵極堆疊件旁邊。

2.根據權利要求1所述的n-型FinFET器件，其中，所述第一過濾層和所述第二過濾層的材料包括金屬氮化物或含金屬氮化物的組合物。

3.根據權利要求2所述的n-型FinFET器件，其中，所述金屬氮化物包括TiN，并且所述含金屬氮化物的組合物包括TiN-Si₃N₄組合物(TSN)。

4.根據權利要求1所述的n-型FinFET器件，其中，所述第一過濾層和所述第二過濾層的材料選自：當所述第一過濾層和所述第二過濾層的厚度增加時，使得所述第一n-型FinFET和所述第二n-型FinFET的閾值電壓值減小的材料。

5.根據權利要求1所述的n-型FinFET器件，其中，所述第一過濾層和所述第二過濾層的材料選自：當對所述過濾層實施的熱工藝的溫度增加時，使得所述n-型FinFET的閾值電壓值減小的材料。

6.一種半導體器件，包括：

襯底，具有位于所述襯底的第一區域中的第一半導體鰭和位于所述襯底的第二區域中的第二半導體鰭；

p-型FinFET，位于所述第一區域中，包括：

第一柵極堆疊件，橫跨所述第一半導體鰭，包括位于第一功函層和第一金屬填充層之間并與所述第一功函層和所述第一金屬填充層接觸的第一過濾層以防止或減少所述p-型FinFET中的擴散原子的穿透；

摻雜區域，位于所述第一半導體鰭的頂面中，并且與所述第一柵極堆疊件的柵極介電層接觸，其中，所述摻雜區域包括與所述p-型FinFET的導電類型相同的p-型摻雜劑；和

第一應變層，位于所述第一柵極堆疊件旁邊；以及

n-型FinFET，位于所述第二區域中，包括：

第二柵極堆疊件，橫跨所述第二半導體鰭，包括位于第二功函層和第二金屬填充層之間并與所述第二功函層和所述第二金屬填充層接觸的第二過濾層以防止或減少所述n-型FinFET中的擴散原子的穿透；和

第二應變層，位于所述第二柵極堆疊件旁邊，

其中，所述第一過濾層的材料和所述第二過濾層的材料選自：當所述第一過濾層的厚度和所述第二過濾層的厚度增加時，使得所述n-型FinFET的閾值電壓值減小的程度多于所述p-型FinFET的閾值電壓值減小的程度的材料。