[發明專利]一種半導體器件的制造方法

有效

• 申請號: 201610915624.5
• 申請日: 2016-10-20
• 公開（公告）號: CN107968046B
• 公開（公告）日: 2020-09-04
• 發明（設計）人: 沈滿華;劉暢;周鳴
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/033
• 分類號: H01L21/033;H01L21/8232
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

本發明提供一種半導體器件的制造方法，涉及半導體技術領域。該方法包括：提供半導體襯底，在所述半導體襯底的表面上形成阻擋層；在所述阻擋層上形成倒梯形的光刻膠圖案；對所述光刻膠圖案進行各向同性蝕刻，以使所述光刻膠圖案的側壁與所述半導體襯底的表面垂直；進行各向異性蝕刻，以蝕刻去除所述光刻膠圖案側壁外側的所述阻擋層；在所述光刻膠圖案的側壁上形成間隙壁；去除所述光刻膠圖案和所述阻擋層。根據本發明的制造方法，優化了目標圖案的輪廓，提高了目標圖案的關鍵尺寸(CD)的均勻性，且該方法成本低，在線控制容易，進而提高了器件的良率和性能。

技術領域

本發明涉及半導體技術領域，具體而言涉及一種半導體器件的制造方法。

背景技術

隨著對高容量的半導體存儲裝置需求的日益增加，半導體存儲裝置的集成密度受到人們的關注，為了增加半導體存儲裝置的集成密度，現有技術中采用了許多不同的方法，雙圖案技術(Double-Patterning，DP)正作為一種解決途徑在小于32nm節點的半導體器件制備過程中得到廣泛的接受和應用。

雙圖案技術(Double-Patterning，DP)通過節距碎片(pitch fragmentation)克服了K1限制，從而被廣泛的用于半導體器件的制備中。目前在雙圖案技術(Double-Patterning，DP)技術中有自對準雙圖案(Self-aligned double patterning，SADP)、光刻-蝕刻-光刻-蝕刻(Litho-Etch-Litho-Etch，LELE)以及凍結涂層蝕刻(Litho-Freeze-Litho，LFL)。

在器件制備過程中選用哪種技術，需要綜合考慮每種技術的靈活性、適用性以及成本的高低進行選擇。其中自對準雙圖案技術(Self-aligned double patterning，SADP)在實現最小間距的蝕刻能力超出了對該方法的期待。

在SADP過程中通常選用正光刻膠并圖案化作為雙圖案中的核(core)，再選用超低溫沉積方法在所述光刻膠核上形成間隙壁層，在沉積過程中所述間隙壁層對所述光刻膠核產生一定的應力，導致光刻膠核的側壁性能降低，甚至發生變形傾斜嚴重，從而對圖案的轉移造成影響，使轉移的圖案輪廓嚴重失真，最終影響器件的性能和良率。

因此，有必要提出一種新的半導體器件的制造方法，以解決上述技術問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

針對現有技術的不足，本發明實施例一中提供一種半導體器件的制造方法，包括：

提供半導體襯底，在所述半導體襯底的表面上形成阻擋層；

在所述阻擋層上形成倒梯形的光刻膠圖案；

對所述光刻膠圖案進行各向同性蝕刻，以使所述光刻膠圖案的側壁與所述半導體襯底的表面垂直；

進行各向異性蝕刻，以蝕刻去除所述光刻膠圖案側壁外側的所述阻擋層；

在所述光刻膠圖案的側壁上形成間隙壁；

去除所述光刻膠圖案和所述阻擋層。

進一步，形成所述倒梯形的光刻膠圖案的方法包括：

在所述半導體襯底上旋涂負性光刻膠；

利用明場光罩對所述負性光刻膠進行曝光；

將未被曝光的負性光刻膠顯影去除，以形成所述倒梯形的光刻膠圖案。

進一步，所述顯影使用的顯影液包括乙酸正丁酯。

進一步，所述阻擋層為低溫氧化物層。