[發明專利]載體襯底

有效

• 申請號: 201610913498.X
• 申請日: 2016-10-20
• 公開（公告）號: CN106601712B
• 公開（公告）日: 2019-03-05
• 發明（設計）人: 藍源富;許獻文
• 申請（專利權）人: 力成科技股份有限公司
• 主分類號: H01L23/495
• 分類號: H01L23/495
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 馬雯雯;臧建明

本發明提供一種載體襯底，包括絕緣密封體、第一導電圖案、第二導電圖案、至少一第一虛擬圖案，和至少一第二虛擬圖案。載體襯底具有第一布線區和第二布線區。第一導電圖案和第一虛擬圖案位于第一布線區中。第二導電圖案和第二虛擬圖案位于第二布線區中。第一和第二導電圖案以及第一和第二虛擬圖案嵌入于絕緣密封體中。絕緣密封體露出第一和第二導電圖案以及第一和第二虛擬圖案的頂表面。第一和第二虛擬圖案與第一和第二導電圖案絕緣。第一虛擬圖案面向第二虛擬圖案的邊緣輪廓包括矩形鋸齒形形狀、V形鋸齒形形狀、半圓形鋸齒形形狀、波浪形狀或其組合。本發明能夠緩解組裝過程中產生的斷裂問題，改善半導體封裝和電子產品的可靠性。

技術領域

本發明涉及一種載體襯底(carrier substrate)，且尤其涉及一種具有具非線性邊緣輪廓(edge profile)的虛擬圖案(dummy pattern)的載體襯底。

背景技術

近年來，隨著電子技術的快速進展以及高科技電子產業的繁榮發展，更多具有更好功能的用戶友好電子產品出現并且朝向輕、薄、短和小的趨勢演變。所述電子產品通常包括多個半導體封裝結構。一般來說，可通過將多個芯片堆疊在載體襯底上而形成半導體封裝結構。因此，半導體封裝結構中的載體襯底的開發在增強電子產品的性能方面扮演重要的角色。

發明內容

本發明提供一種載體襯底，其能夠緩解組裝過程期間所產生的斷裂問題，由此改善使用所述載體襯底的半導體封裝(semiconductor package)和電子產品的可靠性。

本發明提供一種載體襯底，其包括絕緣密封體、多個第一導電圖案、多個第二導電圖案、至少一個第一虛擬圖案，和至少一個第二虛擬圖案。所述載體襯底具有第一布線區和第二布線區。所述第一導電圖案位于所述第一布線區中，且所述第二導電圖案位于所述第二布線區中。所述第一導電圖案和所述第二導電圖案嵌入于所述絕緣密封體中。所述絕緣密封體露出所述第一導電圖案和所述第二導電圖案的頂表面。所述第一虛擬圖案位于所述第一布線區中，且所述第二虛擬圖案位于所述第二布線區中。所述第一虛擬圖案和所述第二虛擬圖案與所述第一導電圖案和所述第二導電圖案絕緣。所述第一虛擬圖案和所述第二虛擬圖案嵌入于所述絕緣密封體中。所述絕緣密封體露出所述第一虛擬圖案和所述第二虛擬圖案的頂表面。所述第一虛擬圖案面向所述第二虛擬圖案的邊緣輪廓包括矩形鋸齒形形狀、V形鋸齒形形狀、半圓形鋸齒形形狀、波浪形狀或其組合。

基于以上內容，通過更改載體襯底中的虛擬圖案的邊緣輪廓，可充分地消除虛擬圖案、導電圖案與絕緣密封體之間的斷裂，由此改善使用所述載體襯底的半導體封裝和電子產品的可靠性。此外，通過增加虛擬圖案的某些部分的厚度，可增大虛擬圖案與絕緣密封體之間的接觸面積。因此，可減少發生斷裂的情形，并且可進一步確保半導體封裝和電子產品的可靠性。

為了使本發明的前述特征以及優點較可理解,下文詳細描述實施例附圖。

附圖說明

包含附圖以便進一步理解本發明，且附圖并入本說明書中并構成本說明書的一部分。附圖說明本發明的實施例，并與描述一起用于解釋本發明的原理。

圖1為根據本發明的一些實施例的載體襯底的示意性俯視圖；

圖2A到圖2D分別為圖1中的區域的示意性放大視圖；

圖3為根據本發明的一些實施例的沿著圖2A的剖線A-A'截取的示意性橫截面圖；

圖4為根據本發明的一些替代實施例的沿著圖2A的剖線A-A'截取的示意性橫截面圖；

圖5為根據本發明的一些替代實施例的載體襯底的示意性俯視圖。

附圖標記：

10、10a：載體襯底；

100、100a、100b、100c：區域；

101：第一導電圖案；