[發明專利]半導體器件及其制造方法

有效

• 申請號: 201610912509.2
• 申請日: 2016-10-19
• 公開（公告）號: CN106910738B
• 公開（公告）日: 2019-11-15
• 發明（設計）人: 謝志宏
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/8234
• 代理公司: 11409 北京德恒律治知識產權代理有限公司
• 代理人: 章社杲;李偉<國際申請>=<國際公布>=

一種半導體器件包括第一FET和第二FET，該第一FET和第二FET分別包括第一和第二溝道區域。第一FET和第二FET分別包括第一和第二柵極結構。第一和第二柵極結構包括在第一和第二溝道區域上方形成的第一和第二柵極介電層以及在第一和第二柵極介電層上方形成的第一和第二柵電極層。第一和第二柵極結構沿著第一方向對準。第一柵極結構和第二柵極結構通過由絕緣材料制成的分離插塞分離。第一柵電極層與分離插塞的側壁接觸。本發明實施例涉及半導體集成電路，且更具體地涉及具有鰭結構的半導體器件及其制造工藝。

技術領域

本發明實施例涉及半導體集成電路，且更具體地涉及具有鰭結構的半導體器件及其制造工藝。

背景技術

隨著半導體工業在追求更高的器件密度、更高的性能和更低的成本的過程中進入納米技術工藝節點，來自制造和設計問題的挑戰已經引起了諸如鰭式場效應晶體管(FinFET)的三維設計的發展。FinFET器件通常包括具有高縱橫比的半導體鰭，并且在該半導體鰭中形成半導體晶體管器件的溝道和源極/漏極區域。利用溝道和源極/漏極區的增大的表面面積的優勢，沿著鰭結構的側面并且在鰭結構的側面上方(如，圍繞)形成柵極，以產生更快、更可靠和更好控制的半導體晶體管器件。金屬柵極結構和具有高電介電常數的高k柵極電介質通常用于FinFET器件，并且通過柵極替換技術制造。

發明內容

根據本發明的一個實施例，提供了一種半導體器件，包括：第一鰭場效應晶體管，包括在第一方向上延伸的第一鰭結構以及包括第一柵極結構，所述第一柵極結構包括在所述第一鰭結構上方形成的第一柵極介電層和在所述第一柵極介電層上方形成的第一柵電極層，且所述第一柵極結構在垂直于所述第一方向的第二方向上延伸；以及第二鰭場效應晶體管，包括在所述第一方向上延伸的第二鰭結構以及包括第二柵極結構，所述第二柵極結構包括在所述第二鰭結構上方形成的第二柵極介電層和在所述第二柵極介電層上方形成的第二柵電極層，且所述第二柵極結構在所述第二方向上延伸；其中：所述第一柵極結構和所述第二柵極結構沿著所述第二方向對準，所述第一柵極結構和所述第二柵極結構通過由絕緣材料制成的分離插塞分離，以及所述第一柵電極層與所述分離插塞的側壁接觸。

根據本發明的另一實施例，還提供了一種半導體器件，包括：第一鰭場效應晶體管，包括半導體襯底的第一溝道區域以及包括第一柵極結構，所述第一柵極結構包括在所述第一溝道區域上方形成的第一柵極介電層和在所述第一柵極介電層上方形成的第一柵電極層，且所述第一柵極結構在第一方向上延伸；以及第二鰭場效應晶體管，包括所述半導體襯底的第二溝道區域以及包括第二柵極結構，所述第二柵極結構包括在所述第二溝道區域上方形成的第二柵極介電層和在所述第二柵極介電層上方形成的第二柵電極層，且所述第二柵極結構在所述第一方向上延伸；其中所述第一柵極結構和所述第二柵極結構沿著所述第一方向對準，所述第一柵極結構和所述第二柵極結構通過由絕緣材料制成的分離插塞分離，以及所述第一柵電極層與所述分離插塞的側壁接觸。

根據本發明的又一實施例，還提供了一種用于制造半導體器件的方法，包括：在形成在襯底上方的溝道區域上方形成偽柵極結構，所述偽柵極結構包括偽柵電極層；在所述偽柵極結構的兩側處形成層間介電層；在形成所述層間介電層之后，去除所述偽柵電極層從而形成電極間隔；在所述電極間隔中形成柵極結構，所述柵極結構包括柵電極層；圖案化所述柵極結構從而將所述柵極結構分成包括由分離開口分隔開的第一柵極結構和第二柵極結構的至少兩個分開的柵極結構；以及通過利用絕緣材料填充所述分離開口來形成分離插塞，其中，在所述第一柵極結構中的所述柵電極層與所述分離插塞的側壁接觸。

附圖說明

當結合附圖進行閱讀時，根據下面詳細的描述可以更好地理解本發明的實施例。應該強調的是，根據工業中的標準實踐，對各種部件沒有按比例繪制并且僅僅用于說明的目的。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或縮小。

圖1至圖9E示出了根據本發明的一個實施例的用于制造FET器件的示例性順序工藝。