[發(fā)明專利]一種基于標(biāo)準(zhǔn)CMOS工藝的混合光互連系統(tǒng)

在審

• 申請?zhí)枺?/td>: 201610912164.0
• 申請日: 2016-10-20
• 公開（公告）號: CN106653934A
• 公開（公告）日: 2017-05-10
• 發(fā)明（設(shè)計）人: 毛陸虹;叢佳;謝生;肖謐;郭維廉
• 申請（專利權(quán)）人: 天津大學(xué)
• 主分類號: H01L31/173
• 分類號: H01L31/173
• 代理公司: 天津市北洋有限責(zé)任專利代理事務(wù)所12201
• 代理人: 杜文茹

技術(shù)領(lǐng)域

本發(fā)明涉及一種混合光互連系統(tǒng)。特別是涉及一種由單晶硅光電探測器(PD)和多晶硅發(fā)光二極管(LED)組成的基于標(biāo)準(zhǔn)CMOS工藝的混合光互連系統(tǒng)。

背景技術(shù)

隨著科學(xué)技術(shù)的迅猛發(fā)展,集成電路的特征尺寸正在變得越來越小,芯片的集成度也在摩爾定律的引導(dǎo)下變得越來越高,微電子產(chǎn)品正在向著小而精的方向發(fā)展。進(jìn)入21世紀(jì)，微電子的發(fā)展遇到了物理極限的瓶頸。進(jìn)一步通過“摩爾定律”等比例縮小不僅會急劇增加制造成本，而且會導(dǎo)致不期望的物理效應(yīng)。另一個更為迫切的瓶頸在于微電子芯片內(nèi)電互連的延時和功耗。隨著集成度的提高，單個晶體管的延時越來越小，然而互連線的延時卻越來越大，這是因為互連線尺寸的減小使互連線電阻增加，從而增加了延時和功耗。當(dāng)線寬由1微米，變到35納米,晶體管的本征延時從20ps減小到了2.5ps,但互連線延遲從1ps增加到了250ps,互連線的延時和功耗將大大超過晶體管本身的延時和功耗。人們注意到光作為信號載體的光電子技術(shù)不僅傳輸速度快，頻率高，傳播信息容量大，而且在三維空間傳播，光束交叉時信號之間也不容易產(chǎn)生串?dāng)_。如果將微電子技術(shù)與光電子技術(shù)相結(jié)合,用標(biāo)準(zhǔn)CMOS工藝在硅基襯底上制備全硅光電集成電路(OEIC),則可在維持集成電路工藝成本基本不變的前提下,使電路處理信息的速度有很大的提高。

高效的硅基發(fā)光器件(Si-LED)及光電探測器是實(shí)現(xiàn)OEIC的基礎(chǔ)和核心。為此近些年研究人員對Si-LED及相應(yīng)的探測器進(jìn)行了大量的研究,設(shè)計了各種類型的Si-LED及探測器。雖然在OEIC的研究中不斷有新的理論被提出,單個器件的某些性能也有相當(dāng)?shù)奶岣?然而用標(biāo)準(zhǔn)CMOS工藝制作OEIC的技術(shù)依然還不成熟,還有待于進(jìn)一步的研究。以往Si-LED及探測器多為單晶硅，多晶硅的光電器件極少被研究探索,王陽元等人曾詳細(xì)闡述了多晶硅的電學(xué)特性，張興杰等人[張興杰,張世林,韓磊,等.標(biāo)準(zhǔn)CMOS工藝新型多晶硅PIN-LED的設(shè)計與實(shí)現(xiàn)[J].光電子·激光,2013(1):6-10]基于標(biāo)準(zhǔn)CMOS工藝成功制備了多晶硅PIN-LED，且成功測試了其電學(xué)及光學(xué)特性，這證明了基于標(biāo)準(zhǔn)工藝制備多晶硅PIN-LED是可行的。專利[謝榮,張興杰.基于標(biāo)準(zhǔn)CMOS工藝的新型光互連結(jié)構(gòu):,CN203690325U[P].2014.]曾提出一種單晶硅LED及多晶硅PIN探測器組成的新型光互連結(jié)構(gòu)。但是其LED與探測器之間僅隔有一層薄柵氧，隔離電效應(yīng)和熱效應(yīng)的影響不好；其次其下層單晶硅LED只能作為發(fā)光器件多晶硅只能作為接收器件不能實(shí)現(xiàn)雙向通信；第三Si基LED正向偏置載流子注入發(fā)射紅外光，反向偏置擊穿雖發(fā)出可見光，但發(fā)光波長也在700nm左右，由于多晶硅層較薄，其對Si基LED發(fā)出的長波長光探測性能較弱，而單晶硅深結(jié)探測長波長光相對較好。本發(fā)明利用多晶硅層制備Si-LED,單晶硅作為探測器，在水平方向上并排放置，且利用上層金屬反射效應(yīng)形成光互連的混合集成系統(tǒng)。這樣不僅可以很好地避免光互連中的電信號與硅襯底中電信號產(chǎn)生串?dāng)_，很好地保持各器件的互相獨(dú)立性，同時相較單晶硅LED和單晶硅探測器光互連系統(tǒng)又減少了光傳輸路程和散射損耗。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是，提供一種實(shí)現(xiàn)在芯片上進(jìn)行光通信的同時有效的減少光傳輸路程和電干擾的基于標(biāo)準(zhǔn)CMOS工藝的混合光互連系統(tǒng)。

本發(fā)明所采用的技術(shù)方案是：一種基于標(biāo)準(zhǔn)CMOS工藝的混合光互連系統(tǒng)，包括基底，所述基底的上表面上設(shè)置有二氧化硅體，所述二氧化硅體內(nèi)位于上部設(shè)置有用于反射光的金屬層，所述二氧化硅體內(nèi)且在基底的上表面上由下至上依次設(shè)置有起隔離作用的柵氧層和用于發(fā)光的多晶硅LED，所述的基底內(nèi)臨近上表面且位于柵氧層和多晶硅LED的一側(cè)設(shè)置有用于接收從所述金屬層所反射的光的單晶硅PD。

所述的多晶硅LED包括有依次并排設(shè)置在所述柵氧層上的多晶硅LED陰極、多晶硅LED i區(qū)和多晶硅LED陽極，所述多晶硅LED陰極通過貫穿所述金屬層的多晶硅LED陰極接觸孔連接多晶硅LED陰極外接導(dǎo)線，所述多晶硅LED陽極通過貫穿所述金屬層的多晶硅LED陽極接觸孔連接多晶硅LED陽極外接導(dǎo)線。

所述的單晶硅PD包括有N阱和分別嵌入在所述N阱內(nèi)的單晶硅PD陰極和單晶硅PD陽極，所述單晶硅PD陰極通過貫穿所述金屬層的單晶硅PD陰極接觸孔連接單晶硅PD陰極外接導(dǎo)線，所述單晶硅PD陽極通過貫穿所述金屬層的單晶硅PD陽極接觸孔連接單晶硅PD陽極外接導(dǎo)線。