[發明專利]制造金屬通道元件的方法

在審

• 申請號: 201610910128.0
• 申請日: 2016-10-19
• 公開（公告）號: CN107591332A
• 公開（公告）日: 2018-01-16
• 發明（設計）人: 陳敏璋;劉繼文;鄭柏賢
• 申請（專利權）人: 臺灣積體電路制造股份有限公司;陳敏璋
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/10
• 代理公司: 北京律誠同業知識產權代理有限公司11006
• 代理人: 徐金國

技術領域

本揭露實施例是有關于一種金屬通道元件的制造方法。

背景技術

金屬通道元件(如晶體管)使用金屬通道，金屬通道為高摻雜硅納米線的自然擴張。許多優點對金屬無接面(junction-less)場效晶體管(field-effect transistors，FETs)有益，所述優點包含源極和漏極電阻的降低、簡化制造流程與高晶體管導通電流。于金屬無接面場效晶體管中，當柵極端的偏壓電壓為零時(如導通狀態)，源極-漏極電流可流經金屬通道；當柵極端的偏壓電壓為足夠負時(如截止狀態)，源極-漏極電流停止。可理解的是大部分希望的通道材料都預期呈現出接近金屬的電導性。

因為金屬中的高電子濃度，透過電子的屏蔽效應，避免了金屬中電場的滲透。為了觀察金屬膜中的場效應，金屬膜的厚度應為屏蔽長度的次序(例如約2納米)。透過精確摻雜雜質進入金屬，金屬中的電子濃度可減少以減輕屏蔽效應。透過金屬沉積技術可沉積經摻雜的金屬層，金屬沉積技術包含濺鍍法和熱蒸鍍法。這些技術可能無法精確的控制生長速率、膜厚與原子等級的組合物。

發明內容

本揭露提出一種制造金屬通道元件的方法，包含：形成金屬層于基材上，金屬層透過原子層沉積(atomic layer deposition，ALD)技術而形成且具有第一厚度；形成絕緣層于金屬層上；形成柵極接觸層于絕緣層上；處理已形成的柵極接觸層、絕緣層與金屬層以移除柵極接觸層、絕緣層與金屬層不位于源極-漏極區上的部分，金屬層位于源極-漏極區上的剩余部分具有第二厚度，第二厚度小于第一厚度；以及形成源極與漏極金屬接觸于金屬層的剩余部分。

附圖說明

從以下結合所附附圖所做的詳細描述，可對本揭露的態樣有更佳的了解。需注意的是，根據業界的標準實務，各特征并未依比例繪示。事實上，為了使討論更為清楚，各特征的尺寸都可任意地增加或減少。

圖1是根據本揭露的一個或多個實施例的制造金屬通道的例示性的流程圖；

圖2A至圖2F是根據本揭露的一個或多個實施例的制造金屬通道金氧半場效晶體管(metal-oxide-semiconductor field-effect transistor，MOSFET)元件的各種流程的例示性的剖面圖與金氧半場效晶體管元件的俯視圖；

圖3A至圖3D是根據本揭露的一個或多個實施例的制造金屬通道鰭式場效晶體管(FinFET)元件的各種流程的例示性的三維(three-dimensional，3-D)視圖；

圖4A至圖4G是根據本揭露的一個或多個實施例的使用原子層沉積技術來形成的金屬通道的各種流程的例示性的圖示；

圖5A是根據本揭露的一個或多個實施例的金屬通道金氧半晶體管元件的通道摻雜的例示性的線圖；

圖5B是根據本揭露的一個或多個實施例的金屬通道金氧半晶體管元件的電流-電壓特性的例示性的線圖。

具體實施方式

本揭露提供了許多不同的實施例或例子，用以實作此揭露的不同特征。為了簡化本揭露，一些元件與布局的具體例子會在以下說明。當然，這些僅僅是例子而不是用以限制本揭露。例如，若在后續說明中提到了第一特征形成在第二特征上面，這可包括第一特征與第二特征是直接接觸的實施例；這也可以包括第一特征與第二特征之間還形成其他特征的實施例，這使得第一特征與第二特征沒有直接接觸。此外，本揭露可能會在各種例子中重復圖示符號及/或文字。此重復是為了簡明與清晰的目的，但本身并不決定所討論的各種實施例及/或設置之間的關系。

再者，在空間上相對的用語，例如底下、下面、較低、上面、較高等，是用來容易地解釋在圖示中一個元件或特征與另一個元件或特征之間的關系。這些空間上相對的用語除了涵蓋在圖示中所繪的方向，也涵蓋了裝置在使用或操作上不同的方向。這些裝置也可被旋轉(例如旋轉90度或旋轉至其他方向)，而在此所使用的空間上相對的描述同樣也可以有相對應的解釋。

圖1是根據本揭露的一個或多個實施例的制造金屬通道的例示性的流程圖100。流程圖100僅繪示整個制造流程的相關部分。可理解的是，在圖1所示的操作之前、期間與之后，可提供額外的操作，且下述的一些操作可被方法的額外的實施例所取代或移除。操作/流程的順序可互換。