[發明專利]制造集成電路的方法

有效

• 申請號: 201610905339.5
• 申請日: 2016-10-18
• 公開（公告）號: CN106935584B
• 公開（公告）日: 2019-11-08
• 發明（設計）人: 謝艮軒;賴志明;劉如淦;黃文俊;鄭文立;王派偉
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國

本揭露是關于使用多重圖案化制造集成電路的方法。提供集成電路的布局，布局具有多個集成電路特征。自布局取得一圖形，圖形具有多個節點，節點透過多個邊連接，其中節點代表集成電路特征，而邊代表集成電路特征之間的間隙。選擇至少二個節點，其中被選擇的節點并未直接透過一邊連接，而被選擇的節點共用至少一相鄰節點，其中至少一相鄰節點連接于N邊，其中N大于2。移除連接少于N邊的節點。

技術領域

本揭露是關于集成電路的制造方法，特別是關于使用多重圖案化制造集成電路的方法。

背景技術

半導體集成電路(integrated circuit；IC)工業歷經了快速的成長。在集成電路的演化中，功能密度(如每個晶片內的內連接元件的數量)逐漸增加，而尺寸大小(如制程所能制造出的最小元件)則不斷縮小。尺寸的縮小提供了諸多好處，例如產品效能以及降低成本。而尺寸的縮小亦增加了制程及生產的復雜性，故隨著此類優勢的不斷演化，集成電路的制造需要更多類似的發展。

例如，隨著尺寸的縮小，將增加傳統的光微影制程的困難度。一種解決此問題的方法為雙重圖案化(double patterning；DP)。典型的雙重圖案化將集成電路布局分解為兩個子區域，并在各子區域形成光罩。晶圓透過兩個光罩進行兩個光微影制程。兩光微影制程的圖案互相覆蓋并合并在晶圓上形成密集的圖案。然而隨著尺寸的縮小，雙重圖案化在某些時候已無法滿足極小圖案密度的需求。

一種解決方法為多重圖案化(multiple patterning；MP)，將集成電路布局分解為N個子區域(本揭露中，N為大于2的整數，除非有另外指定)。至少N個光罩合并將集成電路布局的圖案轉移至晶圓上。然而，用于集成電路的設計以及制造的多重圖案化的方法仍有許多挑戰，例如多重圖案化的分解相當于數學中的N涂色問題(N-coloring problem)，涂色問題是一個不確定多項式時間的完成問題(NP-complete problem)。因此，需要找尋一個實際的方法來了解集成電路的設計以及制造的多重圖案化方法。

發明內容

本揭露的一實施例為制造集成電路的方法，包含提供集成電路的布局，布局具有多個集成電路特征。由布局推導出一圖形，圖形具有多個節點，節點間透過多個邊連接，其中節點代表集成電路特征，而邊代表集成電路特征之間的間隙。選擇至少二節點，其中被選擇的節點并未直接透過一邊連接，而被選擇的節點共用至少一相鄰節點，其中至少一相鄰節點連接于N邊，其中N大于2。合并被選擇的節點，借此將與至少一相鄰節點連接的邊的數量降低至N以下，其中合并步驟的執行是透過使用計算機化的集成電路工具。移除連接少于N邊的節點。

本揭露的另一實施例為制造集成電路的方法，包含提供集成電路的一布局，布局具有多個集成電路特征。分割集成電路特征為N個子區域，使得N個子區域的每一者被分別指定至用于光微影制程的光罩層，其中N大于2，且分割步驟的執行是透過使用計算機化的集成電路工具，其中分割步驟包含：自布局取得一圖形，圖形具有多個節點，節點透過多個邊連接，其中節點代表集成電路特征，而邊代表集成電路特征之間的間隙。移除連接少于N邊的節點。選擇至少二個節點，其中被選擇的節點并未直接透過一邊連接，且被選擇的節點共用至少一相鄰節點，其中至少一相鄰節點連接于N邊。合并被選擇的節點，借此將連接至少一相鄰節點的邊的數量降低至N以下。反復執行移除步驟、選擇步驟，以及合并步驟直到圖形中節點全部被移除。