[發(fā)明專利]一種LDPC編碼器

有效

• 申請(qǐng)?zhí)枺?/td>: 201610905169.0
• 申請(qǐng)日: 2016-10-17
• 公開(kāi)（公告）號(hào): CN107959501B
• 公開(kāi)（公告）日: 2021-06-29
• 發(fā)明（設(shè)計(jì)）人: 張文軍;董慶龍;管云峰
• 申請(qǐng)（專利權(quán)）人: 上海數(shù)字電視國(guó)家工程研究中心有限公司
• 主分類號(hào): H03M13/11
• 分類號(hào): H03M13/11
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

本發(fā)明提供了一種LDPC編碼器，包括：編碼存儲(chǔ)器，存儲(chǔ)設(shè)定的LDPC編碼矩陣和LDPC碼表；設(shè)置N個(gè)隨機(jī)存儲(chǔ)器RAM；存儲(chǔ)控制器，用于并行對(duì)N個(gè)RAM做讀寫控制；運(yùn)算器，用于對(duì)對(duì)編碼碼字中的信息比特部分與LDPC編碼矩陣進(jìn)行運(yùn)算；延遲模塊表示對(duì)輸入的信息比特部分進(jìn)行必要延遲，用于所生成的校驗(yàn)比特部分能與信息比特部分連續(xù)輸出；拼接模塊用于將信息比特部分與校驗(yàn)比特部分進(jìn)行拼接后輸出，其中，運(yùn)算器所得運(yùn)算結(jié)果寄存于編碼存儲(chǔ)器，該編碼存儲(chǔ)器的數(shù)量由以所述編碼矩陣的最大列重N來(lái)確定，本發(fā)明能使LDPC編碼器的存儲(chǔ)空間盡可能小，又不至于使設(shè)計(jì)難度太大，還能兼顧到不同碼字的通用性。

技術(shù)領(lǐng)域

本發(fā)明屬于信道編碼技術(shù)領(lǐng)域，尤其涉及一種LDPC編碼器。

背景技術(shù)

LDPC(Low Density Parity Check Code，低密度奇偶校驗(yàn)碼)編碼技術(shù)是近年信道編碼領(lǐng)域的研究熱點(diǎn)，目前已廣泛應(yīng)用于衛(wèi)星通信、光纖通信、移動(dòng)通信、數(shù)字廣播通信等領(lǐng)域。LDPC碼的優(yōu)點(diǎn)在于接近香農(nóng)極限、結(jié)構(gòu)靈活、更低的誤碼平層；但缺點(diǎn)是硬件資源需求較大，尤其較長(zhǎng)的碼字才能體現(xiàn)性能上的優(yōu)勢(shì)，導(dǎo)致編碼更復(fù)雜，需求的硬件資源更大；如果單純從節(jié)省資源的角度設(shè)計(jì)編碼器，又會(huì)使編碼器的控制變得復(fù)雜或者帶來(lái)過(guò)大的處理延時(shí)。

以目前一種數(shù)字廣播系統(tǒng)采用的(38880,25920)LDPC編碼為例，信息位為38880比特，校驗(yàn)位為25920比特。在例如利用RTL(Resistor Transistor Logic)方式實(shí)現(xiàn)時(shí)，如果按照全并行處理的方式編碼，需要的存儲(chǔ)單元為38880*25920比特的矩陣。如此大的存儲(chǔ)容量需求對(duì)于LDPC編碼器的小型化、低功耗都非常不利；而為了節(jié)約存儲(chǔ)空間，也可以僅采用1*25920的存儲(chǔ)單元，但是相應(yīng)的尋址操作會(huì)變得相當(dāng)復(fù)雜，處理延時(shí)也會(huì)大大增加，給實(shí)現(xiàn)快速可靠LDPC編碼帶來(lái)很大困難。另外，由于LDPC碼字還具有一定的“非規(guī)律”特性，即相當(dāng)部分的碼字不能通過(guò)運(yùn)算獲得，使得LDPC編碼器的實(shí)現(xiàn)結(jié)構(gòu)與碼字的構(gòu)造結(jié)構(gòu)密切相關(guān)，從而更換碼表很可能導(dǎo)致整個(gè)LDPC編碼器設(shè)計(jì)推到重來(lái)。

綜上，在構(gòu)造LDPC編碼器時(shí)，如果能找到一種方法既能使LDPC編碼器的存儲(chǔ)空間盡可能小，又不至于使設(shè)計(jì)難度太大，還能兼顧到不同碼字的通用性——更換碼字不至于使整個(gè)設(shè)計(jì)推倒重來(lái)，則該方法不失為一種具有顯著進(jìn)步的LDPC編碼器設(shè)計(jì)方法。

發(fā)明內(nèi)容

本發(fā)明的目的旨在提供一種LDPC編碼器，能夠使得存儲(chǔ)空間盡可能小，又不至于使設(shè)計(jì)難度太大，還能兼顧到不同碼字的通用性。

依據(jù)上述目的，實(shí)施本發(fā)明的一種LDPC編碼器，包括：編碼存儲(chǔ)器，存儲(chǔ)設(shè)定的LDPC編碼矩陣和LDPC碼表；設(shè)置N個(gè)隨機(jī)存儲(chǔ)器RAM；存儲(chǔ)控制器，用于并行對(duì)N個(gè)RAM做讀寫控制；運(yùn)算器，用于對(duì)對(duì)編碼碼字中的信息比特部分與LDPC編碼矩陣進(jìn)行運(yùn)算；延遲模塊表示對(duì)輸入的信息比特部分進(jìn)行必要延遲，用于所生成的校驗(yàn)比特部分能與信息比特部分連續(xù)輸出；拼接模塊用于將信息比特部分與校驗(yàn)比特部分進(jìn)行拼接后輸出，其中，運(yùn)算器所得運(yùn)算結(jié)果寄存于編碼存儲(chǔ)器，該編碼存儲(chǔ)器的數(shù)量由以所述編碼矩陣的最大列重N來(lái)確定。

進(jìn)一步地，根據(jù)本發(fā)明的LDPC編碼器，還具有這樣的特征，其中，編碼碼字中的信息比特部分與LDPC編碼矩陣中地址數(shù)據(jù)進(jìn)行運(yùn)算,包括以下步驟：將串行輸入的信息比特部分與編碼矩陣的每一列的列矩陣信息分別依次進(jìn)行運(yùn)算；初始化編碼存儲(chǔ)器RAM，對(duì)所有信息比特部分完成運(yùn)算得到校驗(yàn)位運(yùn)算中間結(jié)果，用于輸出校驗(yàn)比特部分。

進(jìn)一步地，根據(jù)本發(fā)明的LDPC編碼器，還具有這樣的特征，其中，設(shè)計(jì)所述LDPC編碼矩陣，包括：所述編碼矩陣以L列為單位，分為若干個(gè)子列矩陣；子列矩陣中第一列矩陣信息由LDPC碼表給出，后續(xù)相鄰列矩陣信息由第一列矩陣信息通過(guò)預(yù)設(shè)推算方式得出。

進(jìn)一步地，根據(jù)本發(fā)明的LDPC編碼器，還具有這樣的特征，其中，設(shè)計(jì)所述LDPC碼表，包括：所述LDPC碼表由i行地址信息組成，該地址信息給出LDPC編碼矩陣第(i-1)*L+1列中1的位置索引。