[發明專利]一種LDPC編碼器

有效

• 申請號: 201610905169.0
• 申請日: 2016-10-17
• 公開（公告）號: CN107959501B
• 公開（公告）日: 2021-06-29
• 發明（設計）人: 張文軍;董慶龍;管云峰
• 申請（專利權）人: 上海數字電視國家工程研究中心有限公司
• 主分類號: H03M13/11
• 分類號: H03M13/11
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種LDPC編碼器，包括：

編碼存儲器，存儲設定的LDPC編碼矩陣和LDPC碼表；

設置N個隨機存儲器RAM；

存儲控制器，用于并行對N個RAM做讀寫控制；

運算器，用于對對編碼碼字中的信息比特部分與LDPC編碼矩陣進行運算；

延遲模塊表示對輸入的信息比特部分進行必要延遲，用于所生成的校驗比特部分能與信息比特部分連續輸出；

拼接模塊用于將信息比特部分與校驗比特部分進行拼接后輸出，

其中，運算器所得運算結果寄存于編碼存儲器，該編碼存儲器的數量由以所述編碼矩陣的最大列重N來確定；

其中，所述LDPC碼表由i行地址信息組成，該地址信息給出LDPC編碼矩陣第(i-1)*L+1列中1的位置索引。

2.如權利要求1所述的LDPC編碼器，其特征是，

其中，編碼碼字中的信息比特部分與LDPC編碼矩陣中地址數據進行運算,包括以下步驟：

將串行輸入的信息比特部分與編碼矩陣的每一列的列矩陣信息分別依次進行運算；

初始化編碼存儲器RAM，對所有信息比特部分完成運算得到校驗位運算中間結果，用于輸出校驗比特部分。

3.如權利要求2所述的LDPC編碼器，其特征是，

其中，設計所述LDPC編碼矩陣，包括：

所述編碼矩陣以L列為單位，分為若干個子列矩陣；

子列矩陣中第一列矩陣信息由LDPC碼表給出，后續相鄰列矩陣信息由第一列矩陣信息通過預設推算方式得出。

4.如權利要求3所述的LDPC編碼器，其特征是，

其中，預設推算方式為：

An為從碼表讀出的第1列矩陣信息；

Am為由An推算得出的后續相鄰列中列矩陣信息即“1”的位置索引；

M為檢驗比特部分長度；

L為所述編碼矩陣中子矩陣的大小即所述子列矩陣的預定列長度；

m是子列矩陣中列序號減1，即m＝1，…，L-1；

可得：Am＝(An+m*M/L)mod(M)。

5.如權利要求2所述的LDPC編碼器，其特征是，

其中，信息比特部分和列矩陣信息做運算方式為模2加。

6.如權利要求2所述的LDPC編碼器，其特征是，

其中，當全部信息比特串行輸入完畢后，讀取N個校驗位運算中間結果與模2加法器的輸出結果做模2加運算，其中，模2加法器的初始結果為比特0，從而得到M個校驗比特部分。

7.如權利要求3或4或5所述的LDPC編碼器，其特征是，

其中，所述編碼矩陣中子矩陣的大小L是基于信息比特部分長度K和校驗比特部分長度M、以及所述編碼矩陣的大小來確定的。

8.如權利要求1所述的LDPC編碼器，其特征是，

其中，所述編碼存儲器的存儲深度為M,寬度為1，該存儲深度由所述校驗比特部分的長度M確定。