[發明專利]一種帶有外延調制區的半導體裝置及其制造方法

在審

• 申請號: 201610889084.8
• 申請日: 2016-10-12
• 公開（公告）號: CN107946349A
• 公開（公告）日: 2018-04-20
• 發明（設計）人: 陳文鎖;楊嬋;劉建;陳興;楊偉;歐宏旗;鐘怡
• 申請（專利權）人: 重慶中科渝芯電子有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/872;H01L21/329
• 代理公司: 重慶大學專利中心50201
• 代理人: 王翔

技術領域

本發明涉及功率半導體電力電子器件技術領域，具體是一種帶有外延調制區的半導體裝置及其制造方法。

背景技術

高電壓、大功率、縱向結構的肖特基整流器、超勢壘整流器、功率MOS、功率FRD等功率半導體電力電子器件，廣泛應用于功率轉換器和電源中。對于功率半導體電力電子器件，不斷降低正向導通壓降、提高電流密度、提高可靠性要求成為器件發展的重要趨勢。

傳統縱向結構的肖特基整流器、超勢壘整流器、功率MOS、功率FRD等功率半導體電力電子器件通常采用在高濃度襯底上形成一層低濃度的外延層作為耐受電壓的載體，同時該外延層也貢獻了導通電阻的絕大部分，因此進一步降低正向導通壓降受到限制。對于大功率縱向結構的電力電子器件，終端耐壓結構通常采用保護環和場板的方式，其面積遠遠小于有源區，由于曲率效應，終端耐壓結構的提前擊穿會進一步降低器件的可靠性。

發明內容

本發明的目的是解決現有技術中，正向導通壓降高、電流密度低、可靠性不足等問題。

為實現本發明目的而采用的技術方案是這樣的，一種帶有外延調制區的半導體裝置，其特征在于：包括重摻雜第一導電類型襯底層、輕摻雜第一導電類型外延層、第二導電類型保護環區、第一導電類型外延調制區和場介質層。

所述輕摻雜第一導電類型外延層覆蓋于重摻雜第一導電類型襯底層之上。

所述第二導電類型保護環區覆蓋于輕摻雜第一導電類型外延層之上的部分表面。

所述第一導電類型外延調制區浮空于輕摻雜第一導電類型外延層之中。

所述場介質層覆蓋于輕摻雜第一導電類型外延層之上的部分表面。

一種帶有外延調制區的半導體裝置的制造方法，其特征在于，包括以下步驟：

1)將輕摻雜第一導電類型外延層的沿縱向的一部分覆蓋于重摻雜第一導電類型襯底層之上。

2)利用第一掩膜層形成第一導電類型外延調制區的圖形,并注入第一導電類型的雜質。

3)去掉第一掩膜層的光刻膠,并覆蓋輕摻雜第一導電類型外延層的沿縱向的另一部分。

4)將場介質層覆蓋于輕摻雜第一導電類型外延層之上。

5)利用第二掩膜層形成閉合環形結構的第二導電類型保護環區。其環形環繞部分為有源區。

6)利用第三掩膜層刻蝕所述有源區上方的場介質層。

進一步，所述第二導電類型保護環區為閉合狀的環形結構。環形包圍的中間區域為有源區。

進一步，所述場介質層位于有源區外部。所述第一導電類型外延調制區位于有源區內部。

進一步，所述第一導電類型外延調制區為獨立的一個連通區域或是多個獨立的連通區域。

所述第一導電類型外延調制區與第二導電類型保護環區不接觸。

進一步，所述場介質層還覆蓋于第二導電類型保護環區之上的部分表面。

進一步，所述輕摻雜第一導電類型外延層是分前后兩次工藝完成的,兩次工藝之間完成第一導電類型外延調制區所需第一導電類型的雜質的注入。

進一步，在所述步驟6)后,根據具體器件的不同要求,采用相應的工藝在有源區內形成不同結構器件，所述器件包括肖特基整流器、超勢壘整流器、功率MOS或功率FRD。

值得說明的是，在不影響所述一種帶有外延調制區的半導體裝置結構的前提下，上述制造方法可以根據實際生產工藝進行適當調整。

本發明的技術效果是毋庸置疑的，本發明能夠進一步提高肖特基整流器、超勢壘整流器、功率MOS、功率FRD等功率半導體電力電子器件的性能，具有降低正向導通壓降、提高電流密度、提高可靠性等優點。

附圖說明

圖1為本發明實施例的新裝置1剖面結構示意圖；

圖2為本發明實施例的新裝置2剖面結構示意圖；

圖中：包括重摻雜第一導電類型襯底層10、輕摻雜第一導電類型外延層20、第二導電類型保護環區21、第一導電類型外延調制區22和場介質層30。

具體實施方式

下面結合實施例對本發明作進一步說明，但不應該理解為本發明上述主題范圍僅限于下述實施例。在不脫離本發明上述技術思想的情況下，根據本領域普通技術知識和慣用手段，做出各種替換和變更，均應包括在本發明的保護范圍內。

實施例1：

一種帶有外延調制區的半導體裝置，其特征在于：包括重摻雜第一導電類型襯底層10、輕摻雜第一導電類型外延層20、第二導電類型保護環區21、第一導電類型外延調制區22和場介質層30。