[發明專利]三維電容及其制造方法

有效

• 申請號: 201610888908.X
• 申請日: 2016-10-12
• 公開（公告）號: CN107958895B
• 公開（公告）日: 2019-12-20
• 發明（設計）人: 胡志瑋;葉騰豪
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L23/64
• 分類號: H01L23/64;H01L27/115;H01L27/11578
• 代理公司: 11021 中科專利商標代理有限責任公司
• 代理人: 周天宇

集成電路包含3D存儲器區塊與3D電容區塊。3D電容包括多個絕緣條與多個導電條相交錯的多個堆疊，一第一終端連接至這些堆疊中一個或多個堆疊中的連續階層中的導電條，以這些導電條作為3D電容的第一極板。第二終端絕緣于第一終端所連接的導電條，或連接至另一或其它堆疊中的連續階層中的導電條，或連接至多個柱體。并未有插入的導電條設置在連續階層中的導電條之間。

技術領域

本發明是有關于一種存儲器裝置，且特別是有關于一種其中包括三維(3D)電容的3D陣列存儲器裝置。

背景技術

集成電路中裝置的臨界尺寸微縮化至共享存儲單元技術的極限，設計者尋求堆疊多階層的存儲單元的技術以達到更大的儲存容量與更低的每位成本。因此，發展多種三維結構，例如垂直信道與垂直柵極NAND存儲器。電容可用以幫助降低電壓變化，并可用以幫助在正常操作期間或由于非預期的電源失效保存數據在例如SRAM、DRAM與閃存中。在程序化與抹除操作中，系使用電荷泵提供偏壓至字符線/位線，以提升高壓階層處的電壓，其需高電容。然而，提供大電容值的一般電容會占大面積的預定著陸區(footprint)，而這會影響存儲裝置的擴充性。

因此期望提供包括穩定的大電容值、所占面積小、且不會提高制造成本的電容。

發明內容

所述3D電容包括多個導電條與多個絕緣條相交錯的多個堆疊、第一終端與第二終端。第一終端連接至這些堆疊中第一組間隔堆疊中連續階層(consecutive levels)中的多個導電條。第二終端連接至這些堆疊中第二組間隔堆疊中連續階層中的多個導電條。第一組間隔堆疊中的堆疊指叉(interdigitated)于第二組間隔堆疊中的堆疊。第一組間隔堆疊中的連續階層中的導電條電性且被動地連接在一起，并作用為3D電容的第一極板，且第二組間隔堆疊中的連續階層中的導電條電性且被動地連接在一起，并作用為3D電容的第二極板。第一組間隔堆疊中的連續階層中的導電條之間并未設置插入的導電條。類似地，第二組間隔堆疊中的連續階層中的導電條之間并未設置插入的導電條。

所述3D電容包括導電條與絕緣條交錯的一個或多個堆疊、多個柱體、第一終端與第二終端。多個柱體分別包含垂直導電膜與第一絕緣體。第一終端連接至一個或多個堆疊中的導電條。第二終端連接至多個柱體中的垂直導電膜。一個或多個堆疊中的導電條電性且被動地連接在一起，并作用為3D電容的第一極板，且多個柱體中的垂直導電膜電性且被動地連接在一起，并作用為3D電容的第二極板。

一概念中，多個柱體可設置在一個或多個堆疊的側壁上。

另一概念中，多個柱體可設置穿過一個堆疊中的導電條。此外，多個柱體可具有錯開或蜂巢狀的配置。

又另一概念中，于此所述的3D電容可有效地壓抑可變的寄生電容，并能耐住大于30V的電壓。

于此也提供制造所述3D電容的制造方法。一種制造3D電容的方法包含形成導電條與絕緣條相交錯的多個堆疊；形成第一終端連接至多個堆疊中的第一組間隔堆疊中的連續階層中的導電條；及形成第一終端連接至多個堆疊中的第二組間隔堆疊中的連續階層中的導電條；其中第一組間隔堆疊中的堆疊指叉于第二組間隔堆疊中的堆疊。

3D電容的一種制造方法包含形成導電條與絕緣條相交錯的一個或多個堆疊；形成多個柱體，分別包含垂直導電膜與第一絕緣體；形成第一終端連接至一個或多個堆疊中的導電條；及形成第二終端連接至多個柱體中的垂直導電膜。

附圖說明

圖1繪示現有技術的電荷泵(charge pump)的簡單示意圖。

圖2繪示現有技術的具有寄生電容的一般MOS電容。

圖3包括所述3D存儲器區塊與電容的3D NAND存儲裝置100的區塊圖。

圖4繪示3D存儲器區塊的立體圖。