[發(fā)明專利]閃存錯誤控制電路及其方法

在審

• 申請?zhí)枺?/td>: 201610886817.2
• 申請日: 2016-10-11
• 公開（公告）號: CN106970852A
• 公開（公告）日: 2017-07-21
• 發(fā)明（設(shè)計）人: 林典育
• 申請（專利權(quán)）人: 鈺創(chuàng)科技股份有限公司
• 主分類號: G06F11/10
• 分類號: G06F11/10;H03M13/15
• 代理公司: 北京信慧永光知識產(chǎn)權(quán)代理有限責(zé)任公司11290
• 代理人: 姚垚,曹正建

1.一種閃存數(shù)據(jù)的錯誤修正方法，其特征在于，包括：

從一閃存讀取一儲存數(shù)據(jù)與對應(yīng)該儲存數(shù)據(jù)的一檢查碼；

依據(jù)該儲存數(shù)據(jù)與該檢查碼，取得對應(yīng)的多筆第一待解碼信息；以及

運行一軟件以執(zhí)行下列步驟：

以一第一算法，平行地對多筆所述第一待解碼信息進行錯誤修正，以產(chǎn)生多筆輸出數(shù)據(jù)；

判斷多筆輸出數(shù)據(jù)以該第一算法執(zhí)行的錯誤修正是否成功；

當(dāng)任一第一待解碼信息以該第一算法執(zhí)行的錯誤修正成功，輸出該輸出數(shù)據(jù)；以及

當(dāng)任一第一待解碼信息錯誤修正不成功，依據(jù)一錯誤率信息，以一第二算法修正該第一待解碼信息以得到一第二待解碼信息，

并對該第二待解碼信息進行錯誤修正，以產(chǎn)生該輸出數(shù)據(jù)。

2.如權(quán)利要求1所述的方法，其特征在于，于以該第一算法，平行地對多筆所述第一待解碼信息進行錯誤修正，以產(chǎn)生多筆輸出數(shù)據(jù)的步驟中，對每一該第一待解碼信息，執(zhí)行的步驟包括：

計算關(guān)于該第一待解碼信息的所有特征值；

依據(jù)多個所述特征值對該第一待解碼信息進行一關(guān)鍵方程式運算；以及

對執(zhí)行該關(guān)鍵方程式的結(jié)果執(zhí)行一秦氏搜尋法以判斷是否產(chǎn)生該輸出數(shù)據(jù)。

3.如權(quán)利要求2所述的方法，其特征在于，于以該第二算法對該第二待解碼信息進行錯誤修正的步驟中，重復(fù)使用多個所述特征值。

4.如權(quán)利要求1所述的方法，其特征在于，更包括：

判斷以該第二算法執(zhí)行的錯誤修正是否成功；

當(dāng)該第二算法執(zhí)行的錯誤修正成功，輸出該輸出數(shù)據(jù)；以及

當(dāng)錯誤修正不成功，依據(jù)該錯誤率信息，以一第三算法修正該第一待解碼信息以得到一第三待解碼信息，并對該第三待解碼信息進行錯誤修正，以產(chǎn)生該輸出數(shù)據(jù)。

5.如權(quán)利要求4所述的方法，其特征在于，該第三算法的復(fù)雜度高于該第二算法的復(fù)雜度。

6.如權(quán)利要求1所述的方法，其特征在于，該錯誤率信息從該閃存取得。

7.如權(quán)利要求1所述的方法，其特征在于，當(dāng)錯誤修正不成功時，所述的方法更包括傳送一錯誤信息報告給該閃存控制器，使該閃存控制器依據(jù)該錯誤信息報告對儲存該儲存數(shù)據(jù)的區(qū)塊進行配置。

8.如權(quán)利要求1所述的方法，其特征在于，于以該第一算法，平行地對多筆所述第一待解碼信息進行錯誤修正，以產(chǎn)生多筆輸出數(shù)據(jù)的步驟中，對每一該第一待解碼信息執(zhí)行的步驟包括：

計算關(guān)于該第一待解碼信息的所有特征值；

以該第一算法依據(jù)多個所述特征值計算關(guān)于該第一待解碼信息的一錯誤位置多項式；以及

用秦式搜尋法對該第一待解碼信息進行解碼以得到該輸出數(shù)據(jù)。

9.如權(quán)利要求8所述的方法，其特征在于，于計算該特征值的步驟中，調(diào)用一乘法函數(shù)，迭代計算出多次方場元素；其中于錯誤位置多項式的步驟中，調(diào)用該乘法函數(shù)去計算任意兩個場元素的乘法；其中于秦式搜尋法的步驟中，調(diào)用該乘法函數(shù)，迭代計算出多次方場元素；解碼中所有步驟的有限場乘法使用一宏乘法函數(shù)進行計算，而非使用查表方式。

10.如權(quán)利要求8所述的方法，其特征在于，于以該第一算法，平行地對多筆所述第一待解碼信息進行錯誤修正，以產(chǎn)生多筆輸出數(shù)據(jù)的步驟中，以多個處理單元對多筆第一待解碼信息平行地執(zhí)行該第一算法，以對多筆所述第一待解碼信息進行錯誤修正。

11.一種閃存錯誤控制電路，其特征在于，包括：

一主儲存媒介；以及

多個處理單元，每一該處理單元包括：

一高速緩存；以及

多個處理核心，電性連接該主儲存媒介與該高速緩存，用來從該主儲存媒介取得一待解碼信息，并運行一軟件程序以執(zhí)行下列步驟：

計算關(guān)于該待解碼信息的所有特征值，將多個所述特征值儲存于該高速緩存中；

執(zhí)行一第一算法依據(jù)該高速緩存中的多個所述特征值計算關(guān)于該待解碼信息的一錯誤位置多項式，將該錯誤位置多項式的多個系數(shù)儲存于該高速緩存中；以及

以該錯誤位置多項式的多個所述系數(shù)用秦式搜尋法以對該待解碼信息進行解碼。

12.如權(quán)利要求11所述的電路，其特征在于，每一該處理單元的處理核心調(diào)用一宏乘法函數(shù)去進行場元素的乘法。