[發明專利]電子封裝件及其制法在審

申請號：	201610885315.8	申請日：	2016-10-11
公開（公告）號：	CN107808869A	公開（公告）日：	2018-03-16
發明（設計）人：	程呂義;呂長倫	申請（專利權）人：	矽品精密工業股份有限公司
主分類號：	H01L23/498	分類號：	H01L23/498;H01L23/31;H01L21/56
代理公司：	北京戈程知識產權代理有限公司11314	代理人：	程偉,王錦陽
地址：	中國臺***	國省代碼：	臺灣;71
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	電子封裝及其制法
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明有關一種半導體封裝制程，尤指一種電子封裝件及其制法。

背景技術

隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢，其中應用于芯片封裝領域的技術包含有：芯片尺寸構裝(ChipScale Package，簡稱CSP)、芯片直接貼附封裝(Direct Chip Attached，簡稱DCA)、多芯片模組封裝(Multi－Chip Module，簡稱MCM)、或將芯片立體堆疊化整合為三維積體電路(3D IC)芯片堆疊技術等。

圖1為現有3D IC芯片堆疊的半導體封裝件1的剖面示意圖，其包含有一硅中介板(Through Silicon interposer，簡稱TSI)10，該硅中介板10具有相對的置晶側10a與轉接側10b、及連通該置晶側10a與轉接側10b的多個導電硅穿孔(Through-silicon via，簡稱TSV)100，且該轉接側10b上具有線路重布層(Redistribution layer，簡稱RDL)101，以將間距較小的半導體芯片19的電極墊190通過多個焊錫凸塊102電性結合至該置晶側10a上，再以底膠192包覆該些焊錫凸塊102，且形成封裝膠體18于該硅中介板10上，以覆蓋該半導體芯片19，另于該線路重布層101上通過多個如凸塊的導電元件103電性結合間距較大的封裝基板17的焊墊170，并以底膠172包覆該些導電元件103。

然而，現有半導體封裝件1中，該封裝基板17具有含玻纖材料的核心層17a(其厚度約500至800μm，甚至更厚。)，致使該封裝基板17厚度D相當厚，約1000至1500μm(即1mm至1.5mm)，因而不利于產品的輕薄短小化。

因此，如何克服上述現有技術的問題，實已成目前亟欲解決的課題。

發明內容

鑒于上述現有技術的種種缺失，本發明提供一種電子封裝件及其制法，以通過該無核心層式線路結構取代現有封裝基板，而利于產品的輕薄短小化。

本發明的電子封裝件，包括：無核心層式線路結構，其具有相對的第一表面與第二表面；中介板，其結合至該無核心層式線路結構的第一表面上；電子元件，其設于該中介板上；以及封裝層，其形成于該無核心層式線路結構的第一表面上，以包覆該中介板與該電子元件。

本發明還提供一種電子封裝件的制法，包括：提供一無核心層式線路結構與至少一電子組件，其中，該無核心層式線路結構具有相對的第一表面與第二表面，且該電子組件包含中介板、及設于該中介板上的電子元件；將該電子組件以該中介板結合至該無核心層式線路結構的第一表面上；以及形成封裝層于該無核心層式線路結構的第一表面上，以包覆該電子組件。

前述的電子封裝件及其制法中，該無核心層式線路結構包含有介電層及形成于該介電層上的線路層，例如，該線路層的數量為二層至四層。

前述的電子封裝件及其制法中，該無核心層式線路結構的厚度至多為50微米(μm)。

前述的電子封裝件及其制法中，該中介板具有相對的置晶側與轉接側、及連通該置晶側與轉接側的導電穿孔，且該電子元件設于該置晶側上，并以該轉接側結合至該無核心層式線路結構上。

前述的電子封裝件及其制法中，該電子元件為主動元件、被動元件或其二者組合。

前述的電子封裝件及其制法中，還包括設置電子配件于該無核心層式線路結構上。例如，該電子配件為主動元件、被動元件或其二者組合。

前述的電子封裝件及其制法中，還包括形成多個導電元件于該無核心層式線路結構的第二表面上。

前述的電子封裝件及其制法中，還包括形成金屬元件于該封裝層上。

由上可知，本發明的電子封裝件及其制法，通過該無核心層式線路結構取代現有封裝基板，故該無核心層式線路結構的厚度可控制在50μm以內，因而利于產品的輕薄短小化。

附圖說明

圖1為現有半導體封裝件的剖面示意圖；以及

圖2A至圖2F為本發明的電子封裝件的制法的剖面示意圖。

符號說明：