[發明專利]基于柵壓自舉電路和分段全電容陣列的ADC芯片電路

在審

• 申請號: 201610884180.3
• 申請日: 2016-10-10
• 公開（公告）號: CN106656192A
• 公開（公告）日: 2017-05-10
• 發明（設計）人: 徐永鍵;陸許明;譚洪舟;路崇
• 申請（專利權）人: 廣東順德中山大學卡內基梅隆大學國際聯合研究院;中山大學花都產業科技研究院;中山大學
• 主分類號: H03M1/46
• 分類號: H03M1/46
• 代理公司: 廣州粵高專利商標代理有限公司44102
• 代理人: 林麗明

技術領域

本發明涉及數模轉換技術領域，更具體地，涉及一種基于柵壓自舉電路和分段全電容陣列的ADC芯片電路。

背景技術

在物聯網中，數據采集是整個物聯網應用的入口，而數模轉換器(ADC)將連續的時間信號轉換成離散的數字信號以便于信號的處理，整個采集過程中模數轉換器是完成這項任務最重要的外設。同時在物聯網中存在大量的節點與接口，因此每一個節點的功耗都要盡可能的小。低功耗的ADC廣泛的應用在各種采集設備中。

當前ADC設計中，逐次逼近型(SAR)、流水線型(Pipeline)、過采樣型(Oversample)是設計的主流。流水線型ADC轉換速率低，轉換速率在12位時為100～300SPS，因此只能在低速領域中應用。過采樣型ADC分辨率較高，轉換速率也能達到比較高的速率，但這種類型的芯片設計成本高，在相同的轉換速率下，功耗也比流水線型和逐次逼近型的高。逐次逼近型ADC通常應用于中高速、中精度、低功耗領域，分辨率為10位時，采樣速率可達100MSPS。

現有的技術中，ADC功耗通常比較大，一般10位精度的ADC功耗達到幾十毫瓦。因此設計低功耗ADC是非常有必要的，本設計給出功耗小于4毫瓦的設計方案。

發明內容

本發明提供一種基于柵壓自舉電路和分段全電容陣列的ADC芯片電路，該芯片電路控制精準、功耗低。

為了達到上述技術效果，本發明的技術方案如下：

一種基于柵壓自舉電路和分段全電容陣列的ADC芯片電路，包括包括順次連接的CLK信號產生電路、開關電路、DAC電容陣列、比較器、SAR邏輯電路和轉換信號輸出電路單元；所述SAR邏輯電路和DAC電容陣列還通過芯片內部總線相互連接，所述CLK信號產生電路與轉換信號輸出電路還采用芯片內部總線相互連接。

進一步地，所述CLK信號產生電路產生芯片內部轉換工作所需要的時鐘信號，具有將正弦波、方波及其它時鐘信號波形轉換成芯片所需的占空比為確定值的方波信號輸入到開關電路中。

進一步地，所述DAC電容陣列存儲所采樣的信號并且在SAR邏輯電路的控制下進行電荷的釋放生成滿足比較器處理的電平信號。

進一步地，所述比較器對DAC電容陣列里存儲的電平信號進行比較，得到零電平信號或VDD電源電平信號。

進一步地，所述SAR邏輯電路通過比較器輸出的電平控制信號來決定對DAC電容陣列里的一個電容進行放電，實現DAC電容陣列輸出電平的精確控制。

進一步地，CLK高電平信號到來，芯片開始工作時，開關電路首先啟動，輸入信號通過開關電路采樣，存儲在DAC電容陣列里；

CLK高電平信號結束，低電平信號到來，開關電路關閉，比較器模塊啟動，開始進行比較工作，將DAC存儲的電平信號進行比較并對比較結果進行輸出。

進一步地，所述信號輸出電路由正沿觸發器構成，將比較器的比較的結果由串行輸出轉變為并行輸出。

與現有技術相比，本發明技術方案的有益效果是：

本發明通過CLK信號產生電路產生芯片內部轉換工作所需要的時鐘信號，開關電路對外界的信號進行采樣，連接外部信號與DAC電容陣列，將信號采樣到DAC中存儲，DAC電容陣列存儲所采樣的信號與在SAR邏輯電路的控制下進行電荷的釋放，達到需要的電平信號，DAC存儲的電荷信號將作為比較器的輸入信號，比較器對DAC電容陣列里存儲的查分電平信號進行比較，得到零電平信號或VDD電源電平信號，比較得出的信號除了輸出到芯片外部之外還將作為芯片內部時鐘信號產生的信號源，SAR邏輯電路通過比較器輸出的電平控制信號來決定對DAC電容陣列里的某一個電容進行放電，實現DAC電容陣列輸出電平的精確控制，轉換信號輸出電路將串行輸出的比較結果并行輸出到芯片外部，整個電路控制精準、功耗低。

附圖說明

圖1是本發明ADC芯片的結構示意圖；

圖2是本發明DAC電容陣列圖；

圖3是本發明信號流圖；

圖4是本發明輸出電路結構；

圖5是本發明開關電路單元圖；

圖6是CMOS開關電路圖；

圖7是本發明柵壓自舉開關原理圖；

圖8是二進制算法可能產生的參考電平。

具體實施方式

附圖僅用于示例性說明，不能理解為對本專利的限制；

為了更好說明本實施例，附圖某些部件會有省略、放大或縮小，并不代表實際產品的尺寸；

對于本領域技術人員來說，附圖中某些公知結構及其說明可能省略是可以理解的。